0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何轻松搞定高性能Multi-Die系统?

新思科技 来源:新思科技 2023-12-19 17:24 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

2D芯片设计中通常为二阶或三阶的效应,在Multi-Die系统中升级为主要效应。考虑到此类复杂架构中存在许多相互依赖关系,上述现象并不奇怪。例如,一个裸片的散热可能会影响其旁边组件乃至整个系统的性能。此外,由于散热变得更加困难,3D设计中的热和功率传输问题会更加严重。类似地,来自一个小芯片的信号完整性问题(串扰和电磁干扰等)可能会影响整个系统。诸如此类的大量多物理场效应会妨碍Multi-Die系统的性能。

从单片式SoC转变到Multi-Die系统,需要考虑许多新的因素。在Multi-Die这个新领域,开发者无法将封装或单个裸片在整个系统中分开看待。为了获得理想的系统并加速流程收敛,从技术到裸片和封装,都必须着眼于整个系统,而且要在紧密集成的多目标分析的指导下进行协同优化。我们将这种密切配合的方法称为系统技术协同优化(STCO)。

STCO最好从构思系统之初就开始进行。从可行性研究和架构规划,到实现和签核,将多物理场效应考虑在内的裸片/封装全面协同设计方法对于设计成功至关重要。我们将在下文中进一步介绍协同设计和协同优化的重要性。

多个裸片的集成会形成相互依赖关系

为了满足高性能计算(HPC)和人工智能AI)等工作负载密集型应用对性能、功耗和面积(PPA)的要求,市场对Multi-Die系统的需求日益增长。Multi-Die系统在单个封装中集成了多个包含不同类型电路的裸片,这是一种加速系统功能扩展的有效方法。有了关键性能指标(KPI),开发者就可以相应地规划具体的系统和组件。

单片式SoC中虽然也存在多物理场效应,但通常可以预先建模和分析,并通过设计调整来解决。而对于Multi-Die系统,这些效应不加以解决的话,会对整个系统造成更大的损害。

例如:

由于众多裸片通过Die-to-Die接口相互通信,系统变得更容易受到电磁干扰(EMI)和串扰等信号完整性问题的影响

散热问题上升为最主要的问题,因为系统中的所有裸片以及它们之间的互连都可能会积聚热量,从而影响系统的性能和/或时序

系统配电网络一方面要减轻EMI等影响,另一方面要提供整个芯片系统所需的电力,因此其鲁棒性至关重要

芯片制造、组装和封装产生的机械应力会影响系统的电气性能

系统各个裸片的工艺变化会影响系统性能

为了解决这些效应和影响,开发者必须在Multi-Die系统的背景下进行系统分析,检查所有物理方面和相互作用,以验证和优化系统。从电气和热效应到结构力学,多种属性必须一起进行仿真,以识别系统层面的电源和信号完整性影响。为此,需要用到统一的STCO解决方案,以提供全面的设计收敛,使每立方毫米的PPA达到最优水平。

尽早了解设计权衡

STCO开始于开发者设计规划架构之初。在团队确定系统的组件以及应当如何对所有组件进行分区时,团队需要能够进行假设分析以了解设计权衡。当转向实现时,架构的粒度越细,设计收敛到签核的过程就越顺利。在早期设计阶段,可获得的信息有限;但是,系统原型设计有助于回答以下几个问题:需要多少个裸片?裸片应该如何堆叠?系统中新旧节点混用有哪些利弊?配电网络应该如何设计?可能会出现什么样的散热问题?当团队得到一个满足要求的架构时,便可从可行性研究中获取输出,并转入系统规划和原型构建。

新思科技Multi-Die系统解决方案为实现快速的2.5D和3D异构集成提供了一个综合平台以支持STCO方法,帮助回答上述的假设分析问题。该解决方案通过以下两个关键组成部分解决多物理场效应:

新思科技3DIC Compiler Multi-Die/封装协同设计和协同优化平台,提供建模功能和相关数据点,可指导开发系统版图规划以实现目标PPA。3DIC Compiler基于新思科技数字设计系列的Fusion标准单数据模型构建,提供一个完整的架构到签核平台。

设计分析和签核技术,解决静态时序、信号完整性、电源完整性、散热、寄生效应和电迁移/IR压降问题。3DIC Compiler和新思科技签核解决方案与Ansys RedHawk-SC电热多物理场技术相集成,为2.5D/3D Multi-Die系统提供多物理场电源完整性、信号完整性、热完整性和机械应力仿真与分析。

由于Multi-Die系统解决方案的各组成部分紧密集成,开发者可以及早发现并解决问题,实现更高的良率。不同的工具可以用于各个方面的分析,但如果这些工具衔接得不好,就可能会错过重要的“危险信号”,导致开发者可能不得不在接近流片时才发现问题,此时再解决问题所花费的成本要高得多。新思科技不断评估新出现的Multi-Die系统效应,并相应地增强旗下的解决方案。

总结

在Multi-Die系统中,开发者必须从系统的角度解决多物理场效应,设计和优化过程要考虑所有相互依赖关系。通过运用系统技术协同优化方法,并结合集成的可扩展协同设计、分析和签核解决方案,开发者将能够更高效地实现Multi-Die系统的PPA目标。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片设计
    +关注

    关注

    15

    文章

    1181

    浏览量

    56815
  • 电磁干扰
    +关注

    关注

    36

    文章

    2518

    浏览量

    108128
  • 人工智能
    +关注

    关注

    1821

    文章

    50511

    浏览量

    267725
  • HPC
    HPC
    +关注

    关注

    0

    文章

    351

    浏览量

    25105

原文标题:多物理场效应不是事儿!如何轻松搞定高性能Multi-Die系统?

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AI与Multi-Die时代的快速仿真:EDA快仿工具选型指南与验证效率优化方法

    导语:为什么“快仿”已经成为先进芯片设计的关键基础设施? 过去,仿真性能问题通常只是“验证效率低”。但在AI加速器、HBM系统、Chiplet与Multi-Die架构成为主流之后,仿真速度已经
    的头像 发表于 05-22 15:47 81次阅读

    探索MSP430F5326-DIE微控制器:低功耗与高性能的完美结合

    探索MSP430F5326-DIE微控制器:低功耗与高性能的完美结合 在电子工程师的工具箱中,微控制器是不可或缺的核心组件。今天,我们将深入探讨德州仪器(Texas Instruments
    的头像 发表于 04-22 09:05 438次阅读

    新思科技携手Socionext实现3DIC芯片成功流片

    在交付高性能、低功耗芯片的过程中——尤其是用于人工智能(AI)和高性能计算(HPC)应用的 3D Multi-Die 设计——设计和开发的速度至关重要。
    的头像 发表于 03-19 12:35 801次阅读
    新思科技携手Socionext实现3DIC芯片成功流片

    探索OPA140A-DIE高性能JFET运算放大器的卓越之选

    探索OPA140A-DIE高性能JFET运算放大器的卓越之选 在电子工程师的日常工作中,选择合适的运算放大器对于设计的成功至关重要。今天,我们就来深入了解一下德州仪器(TI
    的头像 发表于 02-05 11:20 812次阅读

    探索 OPA857-DIE 超低噪声跨阻放大器:性能、应用与设计要点

    探索 OPA857-DIE 超低噪声跨阻放大器:性能、应用与设计要点 在电子工程师的日常工作中,高性能的跨阻放大器是实现各类信号处理的关键组件。今天,我们就来深入了解一下德州仪器(TI)推出
    的头像 发表于 02-05 10:10 546次阅读

    THS4541-DIE高性能全差分放大器的设计与应用

    THS4541-DIE高性能全差分放大器的设计与应用 在电子工程师的日常设计中,选择一款合适的放大器至关重要。今天,我们就来深入探讨一下TI推出的THS4541-DIE全差分放大器,看看它在
    的头像 发表于 02-05 09:35 413次阅读

    软件定义的硬件辅助验证如何助力AI芯片开发

    的复杂度呈指数级增长,传统验证方法难以满足 AI 工作负载对 IP、子系统、芯粒以及 Multi-Die 验证的需求。
    的头像 发表于 12-29 11:17 851次阅读
    软件定义的硬件辅助验证如何助力AI芯片开发

    新思科技Multi-Die方案助力车企迈向汽车电子新时代

    汽车行业正加速驶向智能座舱、电驱与完全自动驾驶并存的未来。背后的核心挑战在于:如何设计能够在车辆生命周期内实现更好性能与高可靠性的芯片。
    的头像 发表于 12-17 10:19 585次阅读

    新思科技助力UCIe 3.0快速落地

    芯片已从单一整体式芯片发展为集成多个芯粒的 Multi-Die 设计,其中每个芯粒都针对处理、内存和数据传输等特定功能进行了优化。
    的头像 发表于 11-30 10:01 929次阅读

    新思科技以AI驱动EDA加速Multi-Die创新

    Multi-Die设计将多个异构或同构裸片无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能(AI)、数据分析、先进图形处理和其他要求严苛的应用领域中至关重要。
    的头像 发表于 11-07 10:17 963次阅读

    面向芯粒设计的最佳实践

    半导体领域正经历快速变革,尤其是在人工智能(AI)爆发式增长、对更高处理性能及能效需求持续攀升的背景下。传统的片上系统(SoC)设计方案在尺寸与成本方面逐渐触及瓶颈。此时,Multi-Die设计应运而生,将SoC拆分为多个称为芯
    的头像 发表于 10-24 16:25 1325次阅读

    DAF胶膜(Die Attach Film)详解

    DAF胶膜,全称芯片粘接薄膜(Die Attach Film),又称固晶膜或晶片黏结薄膜,是半导体封装中的关键材料,用于实现芯片(Die)与基板(Substrate)或框架(Lead Frame)之间的高性能、高可靠性连接。这种
    的头像 发表于 08-20 11:31 2898次阅读

    宏集HMI-4G套装,轻松搞定“数据上云+异地远程运维”

    工业现场设备分散、环境复杂、网络难部署?宏集 HMI-4G 套装一站搞定轻松打破数据孤岛,实现数据上云与远程运维。文末附有真实客户案例,欢迎查阅参考。
    的头像 发表于 08-14 16:46 1273次阅读
    宏集HMI-4G套装,<b class='flag-5'>轻松</b><b class='flag-5'>搞定</b>“数据上云+异地远程运维”

    新思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 3051次阅读

    新思科技网页端虚拟原型工具的工作流程

    片上系统(SoC)和基于芯粒的半导体的复杂性持续增长。随着Multi-Die架构、AI加速器和日益增加的内存带宽成为常态,在设计周期的早期解决性能和功耗问题变得尤为重要。
    的头像 发表于 08-04 15:08 1130次阅读
    新思科技网页端虚拟原型工具的工作流程