FPC阻抗线宽线距参考
PCB一般板厂用SI9000来计算阻抗，但FPC我用SI9000模拟了几次都不准，刚好*** FPC可以免费打样了，后面就直接打样，用TDR方式测出阻抗，再打切片测量铜厚，基材厚度，线宽线距，反推再修正的方式，整了3次才把阻抗线宽及线距整出来，结果如下：
注：CVL表示只贴了阻焊膜，EMI表示是贴了屏蔽膜的，另外屏蔽膜是接了地的，如果不接地会有影响
以上数据是基于FPC板厚0.11mm，基材PI厚度25um，铜厚12um（成品铜厚15-18um）的，不同基材会有所不同，数据仅供参考，需要打样验证！
审核编辑 黄宇
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
阻抗
+关注
关注
17文章
942浏览量
45852 -
FPC
+关注
关注
70文章
957浏览量
63269 -
PCB
+关注
关注
1文章
1778浏览量
13204
发布评论请先 登录
相关推荐
FPC设计与制造流程 FPC与传统PCB的区别
设计与制造的基本流程： 1. 设计阶段 需求分析 ：根据产品的功能需求，确定FPC的尺寸、形状、层数等参数。 布局设计 ：使用专业的PCB设计软件进行电路布局，包括元器件的放置和电路的走线。 走线设计 ：确保电路的电气性能，同时
影响PCB阻抗的三大因素
影响PCB阻抗的三大因素主要包括：介质厚度、导线宽度和介电常数。 以下是详细解释： 1、介质厚度（H）： 介质厚度与阻抗成正比，即介质越厚，阻抗越大；介质越薄，
ROGERS高频板阻抗设计要求有哪些？
构；需要用到 双芯板结构，保证信号的稳定性，因为芯板中间的介质厚度是稳定的，保证外层阻抗线信号的稳定；下面列举两种常见的高频板阻抗设计叠层，贵司请按如下叠层去计算，设计阻抗
掌握了这个分析方法，实现传输线阻抗5%的加工公差不是梦！
，然后走线就在L2层了。由于板厚比较薄，也就是L2层的上下层介质厚度也很薄，因此我们L2层的线宽自然就设计得很细了。
叠层和L2层的线宽线距
发表于 03-25 18:05
掌握了这个分析方法，实现传输线阻抗5%的加工公差不是梦！
传输线结构很多因素都会影响阻抗，例如线宽、介质厚度、介电常数、铜厚等，那大家有没有想过到底哪个因素最影响阻抗呢？学会了本文的分析方法，或许有一天阻抗
FPC做阻抗控制的目的是什么呢？有哪些因素会影响FPC的阻抗？
FPC做阻抗控制的目的是什么呢？有哪些因素会影响FPC的阻抗，又如何来控制呢？ FPC是一种柔性印刷电路板，广泛应用于电子设备中。在
DDR电路的叠层与阻抗设计！
厚度建议全部采用1oZ，厚度为1.6mm。
板厚推荐叠层如下图（上）所示（8层通孔1.6mm厚度推荐叠层），阻抗线宽线距如下图（下）所示（8层通孔1.6mm厚度各
发表于 12-25 13:48
DDR电路的叠层与阻抗设计
厚度建议全部采用1oZ，厚度为1.6mm。
板厚推荐叠层如下图（上）所示（8层通孔1.6mm厚度推荐叠层），阻抗线宽线距如下图（下）所示（8层通孔1.6mm厚度各
发表于 12-25 13:46
PCB布线宽度变化对信号的影响
如果线宽8mil，线条和参考平面之间的厚度为4mil，特性阻抗为46.5欧姆。线宽变化到6mil后特性阻抗变成54.2欧姆，阻抗变化率达到了
发表于 12-18 16:24
•408次阅读
PCB走线不要随便拉
大安全间距等方法。保证信号质量。
d) 有阻抗控制要求的网络应布置在阻抗控制层上，须避免其信号跨分割。
2布线窜扰控制
a) 3W原则释义
线与线之间的距离保持3倍
发表于 12-12 09:23
工商网监
评论