0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯砺智能Chiplet Die-to-Die互连IP芯片成功回片

CHANBAEK 来源:网络整理 2024-01-18 16:03 次阅读

芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯砺智能在异构集成芯片领域取得了领先地位,为人工智能时代的算力基础设施建设提供了更加多元灵活的互连解决方案。

CL-Link芯片作为人工智能时代片间互连的最优路径,展现了出色的性能。它完美地实现了高带宽、低延迟、低成本、高可靠性和高安全性,使其在智能汽车、人形机器人、高性能边缘计算和服务器等多个领域具有广泛应用前景。

芯砺智能的CL-Link芯片不仅突破了传统互连技术的限制,更在后摩尔时代为异构集成芯片领域带来了全新的思考和解决方案。这一创新技术将进一步推动人工智能和算力基础设施的发展,为未来的技术进步和应用拓展奠定坚实基础。

总的来说,芯砺智能的CL-Link芯片是一次重大里程碑,它不仅展示了公司在异构集成芯片领域的领先实力,更为人工智能时代的技术进步和应用拓展打开了新的篇章。我们期待在未来看到更多此类突破性的技术成果,共同推动半导体产业的发展和进步。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    455

    文章

    50714

    浏览量

    423136
  • 人工智能
    +关注

    关注

    1791

    文章

    47183

    浏览量

    238245
  • 异构集成
    +关注

    关注

    0

    文章

    34

    浏览量

    1883
收藏 人收藏

    评论

    相关推荐

    奇异摩尔32GT/s Kiwi Link Die-to-Die IP全面上市

    随着带宽需求飙升至新高度,多粒系统正成为许多应用领域的解决方案。通过在单一封装中异构集成多个粒,Chiplet粒系统能够为人工智能、高
    的头像 发表于 12-10 11:33 392次阅读
    奇异摩尔32GT/s Kiwi Link <b class='flag-5'>Die-to-Die</b> <b class='flag-5'>IP</b>全面上市

    最新Chiplet互联案例解析 UCIe 2.0最新标准解读

    单个芯片性能提升的有效途径     随着半导体制程不断逼近物理极限,越来越多的芯片厂商为了提升芯片性能和效率开始使用Chiplet技术,将多个满足特定功能的
    的头像 发表于 11-05 11:39 923次阅读
    最新<b class='flag-5'>Chiplet</b>互联案例解析 UCIe 2.0最新标准解读

    单个芯片性能提升的有效途径

    随着半导体制程不断逼近物理极限,越来越多的芯片厂商为了提升芯片性能和效率开始使用Chiplet技术,将多个满足特定功能的粒单元通过Die-to-D
    的头像 发表于 10-23 15:36 598次阅读
    单个<b class='flag-5'>芯片</b>性能提升的有效途径

    INA826AIDRGR的DFN封装中Exposed Thermal Die Pad是否接地?

    仪表运放INA826AIDRGR的DFN封装中Exposed Thermal Die Pad是否接地?
    发表于 08-30 07:04

    北极雄“启明 935”系列成功交付流

    Chiplet与专为Transformer架构设计的“大熊星座”AI Chiplet。这一里程碑式的成就,标志着北极雄在高性能计算与人工智能芯片
    的头像 发表于 08-15 17:51 718次阅读

    TLC2252-DIE的数据手册显示其Op Temp (°C)为 0 to 0, 请问0 to 0要怎么理解?

    您好,TLC2252-DIE的数据手册显示其Op Temp (°C)为 0 to 0, 请问0 to 0要怎么理解? 我看OPA2348-DIE, OPA170-DIE的Op Temp (°C)为 25only 谢谢。
    发表于 08-14 07:23

    DDR4的单、双DIE兼容,不做仿真行不行?

    ,不过,芯片设计领域的DIE(裸晶)是另外一个意思,它通常指的是芯片内部一个单独的晶圆区域,包含了芯片的一个或一组完整功能单元,大致可以理解为去掉了封装和引脚的
    发表于 08-05 17:05

    Alphawave推出业界首款支持台积电CoWoS封装的3nm UCIe IP

    的3nm Die-to-Die(D2D)多协议子系统IP。这一里程碑式的成果不仅标志着半导体互连技术的又一次飞跃,还通过深度融合台积电的Chip-on-Wafer-on-Substrate(CoWoS
    的头像 发表于 08-01 17:07 808次阅读

    新思科技面向英特尔代工推出可量产的多裸晶芯片设计参考流程,加速芯片创新

    3DIC Compiler协同设计与分析解决方案结合新思科技IP,加速英特尔代工EMIB技术的异构集成 摘要: 新思科技人工智能(AI)驱动型多裸晶芯片(Multi-die)设计参考流
    发表于 07-09 13:42 784次阅读

    新思科技针对主要代工厂提供丰富多样的UCIe IP解决方案

    Multi-Die设计之所以成为可能,除了封装技术的进步之外,用于Die-to-Die连接的通用互连技术(UCIe)标准也是一大关键。 通过混合搭配来自不同供应商,甚至基于不同代工
    的头像 发表于 07-03 15:16 961次阅读

    北极雄获云晖资本投资,加速Chiplet研发与产品化

    近日,芯片设计领域的创新者北极雄宣布成功完成新一轮融资,本轮投资由云晖资本领投。此次融资所得资金将主要用于北极雄核心Chiplet技术的
    的头像 发表于 06-13 09:29 722次阅读

    die,device和chip的定义和区别

    在半导体行业中,“die”,“device”,和“chip”这三个术语都可以用来指代芯片
    的头像 发表于 02-23 18:26 8133次阅读

    为什么单颗裸会被称为die呢?

    Wafer、die、chip是半导体领域常见的术语,但是为什么单颗裸会被称为die呢?
    的头像 发表于 01-24 09:14 2962次阅读
    为什么单颗裸<b class='flag-5'>芯</b>会被称为<b class='flag-5'>die</b>呢?

    Chiplet成大芯片设计主流方式,开启IP复用新模式

    电子发烧友网报道(文/吴子鹏)Chiplet又称“小芯片”或“粒”,它是将一个功能丰富且面积较大的芯片
    的头像 发表于 01-12 00:55 2094次阅读

    wafer、die、cell是什么?它们有何关系和区别呢?

    可能你偶尔会听见硬件工程师,或者芯片设计工程师讲述一些专业名词,比如今天说的wafer、die、cell等。
    的头像 发表于 12-27 13:45 3886次阅读
    wafer、<b class='flag-5'>die</b>、cell是什么?它们有何关系和区别呢?