了解并尽量减少抖动对高速链路的影响

作者：Bill Schweber

投稿人：DigiKey 北美编辑

通过为系统组件确定步调，时钟振荡器为现代电路提供定时。随着系统速度提高到数百 MHz 或更高，这些时钟必须更快并具有极低的抖动，通常低于 100 飞秒 (fs)，以保持系统性能。这些时钟还必须长期保持低抖动规格，且不受温度和电压的影响。

某些抖动是由信号路径噪声和失真引起的，使用重复时钟和重定时技术可以在一定程度上减少抖动。不过，抖动也是由时钟源产生的，时钟源通常是振荡器。这是由于各种物理现象造成的，包括热噪声、工艺缺陷、电源噪声、进入时钟振荡器的其他外部噪声、材料应力以及许多其他微妙的因素。无论时钟抖动的来源如何，设计人员都必须尽一切可能将固有时钟抖动降至最低，因为这种缺陷是不可逆转的。

本文将将从多个角度讨论抖动问题。然后介绍 [Abracon LLC] 推出的不同时钟振荡器，并说明如何通过使时钟振荡器的性能与应用相匹配来最大限度地减少抖动。

抖动基础知识

时钟抖动是指时钟边沿与其理想时间位置的偏差。这种抖动会影响时钟信号确定步调时的数据信号传输的定时精度和准确性，从而导致在接收器解码/解调电路或其他系统 IC 端的信噪比 (SNR) 下降。这将造成误码率 (BER) 升高，重传次数增加以及有效数据吞吐量降低。

鉴于其重要性，在通过电缆、连接器或电路板将信号从发射源传递到接收器的系统中对时钟抖动进行了广泛的分析。根据不同的应用，可以采用多种方式对时钟抖动进行表征，包括周期对周期抖动、周期抖动和长期抖动（图 1）。

图 1：术语“抖动”包含许多定时变化，包括周期到周期抖动、周期抖动和长期抖动。（图片来源：VLSI Universe）

• 周期到周期抖动表示连续两个连续周期内的时钟周期的变化，与频率随时间的变化无关。
• 周期抖动是指任何时钟周期相对于其平均周期的偏差。它是理想时钟周期与实际时钟周期之差，可规定为均方根 (RMS) 周期抖动或峰峰周期抖动。
• 长期抖动是指时钟边沿在较长时间内与其理想位置偏离。这有点类似于漂移。

抖动会破坏用于恢复低 BER 数据的其他子功能、组件或系统所使用的定时，或者破坏用于步调组件的定时，如同步系统中的存储器元件或处理器。从图 2 的眼图中可以看出，比特定时的交叉点扩大了。

图 2：在眼图中，抖动被视为数据流中的关键定时交叉点在扩大。（图片来源：Kevin K. Gifford/Univ.of Colorado）

对于串行数据链路，接收端的电路必须尝试重新建立自己的时钟，以优化数据流解码。为此，该电路必须同步并锁定源时钟，通常使用锁相环 (PLL)。抖动会影响系统精确实现这一目标的能力，从而削弱系统以较低 BER 恢复数据的能力。

请注意，可在时域和频域中测量抖动；两者都是对同一现象的有效观察。相位噪声是振荡器信号周围噪声频谱的频域视图，而抖动则是振荡器周期定时精确性的时域测量。

可用多种方式表示抖动测量。通常使用时间单位，如“10 皮秒 (ps) 抖动”。均方根 (RMS) 相位抖动是一个时域参数，由相位噪声（频域）测量得出。抖动有时也被称为相位抖动，这可能会引起混淆，但它仍然是时域抖动参数。

随着链路工作频率及其时钟从几十 MHz 加速到几百 MHz 或更高，时钟源的允许抖动会降低到大约 100 fs 或更低。这些频率适用于光模块、云计算、网络和高速以太网，所有这些都是要求载波频率介于 100 MHz 和 212/215 MHz 之间并具有高达 400 Gbps 数据传输速率的功能、应用。

管理晶体

采用石英晶体振荡器是创建稳定、一致且具有精确频率的时钟信号的最常见方法。相关的振荡电路为晶体提供支持。有许多此类电路系列，且每个系列都有不同的权衡方案。自 20 世纪 30 年代以来，晶体一直被用于中频（300 kHz 至 3 MHz）和高频（3 MHz 至 30 MHz）射频频段的无线电通信。

一种广泛用来生成低抖动时钟的方法是某一种基于 PLL 架构变体，这些变体有许多种。例如，Abracon 的 AX5 和 AX7 ClearClock™ 系列器件分别采用 5 × 3.2 mm 和 5 × 7 mm 封装、先进的 PLL 技术，且具有卓越的低抖动性能（图 3）。

图 3：Abracon AX5 和 AX7 时钟振荡器采用了众多基于 PLL 的设计中的某一种，但经过了微妙的改进，以最大限度地减少抖动。（图片来源：Abracon）

除工作频率和振荡器设计外，抖动性能还受到振荡器核心石英晶体物理尺寸的影响。随着晶体尺寸的减小，获得出色的 RMS 抖动性能就变得更具挑战性。

对于频段为 100 MHz 至 200 MHz 频段且外形小于基于 PLL 的 AX5 和 AX7 器件的时钟解决方案，则需要一种新型振荡器架构。这类对较小尺寸的要求通常与最新一代的光收发器和模块有关。设计 100 MHz 至 200 MHz 范围内的时钟振荡器有四种既定方法：

1. 使用石英振荡器，以倒置 MESA 石英坯片作为谐振元件
2. 使用石英振荡器，以第三次泛音石英坯片作为谐振元件
3. 使用基于 50 MHz 以下第三泛音/基谐模式石英坯片或 50 MHz 以下温度补偿晶体振荡器，并与整数或分数模式 PLL 集成电路匹配而成的振荡器回路
4. 使用基于 50 MHz 以下的基于微机电系统 (MEMS) 谐振器并与整数或分数模式 PLL IC 匹配而成的振荡器环路

方案 1 既不能提供最佳 RMS 有效值抖动性能，也不是最具性价比的解决方案。方案 3 变得复杂且存在性能缺陷，而方案 4 的 MEMS 谐振器方法则无法满足最大 200 fs RMS 抖动的主要性能指标。相比之下，方案 2 使用最优设计型第三次泛音石英坯片，并考虑了电极的几何形状和切割角度的优化。这种组合在成本、性能和尺寸方面都达到了最佳效果。

利用这种方法，Abracon 开发了“第三次泛音”ClearClock 解决方案（图 4）。这款器件采用了一种更安静的架构，在小至 2.5 × 2.0 × 1.0 mm 的微型封装中实现了卓越的超低 RMS 抖动性能和极高的能效。

图 4：Abracon 的“第三次泛音”ClearClock 解决方案采用更安静的架构，以提高整体性能和能效。（图片来源：Abracon）

在这一方案中，经过精心设计的第三次泛音晶体坯片以及对所需载波信号进行的适当滤波和“捕获”，确保了在所需载波频率下具有出色的 RMS 抖动性能。

该架构没有使用典型的 PLL 方法，因此不存在上变频。因此，无需进行标准 PLL 小数或整数乘法，且最终输出频率与第三次泛音石英晶体的谐振频率一一对应。由于没有小数或整数乘法，因此简化了设计并能以尽可能小的尺寸实现最小的抖动。

规格和实际性能

时钟振荡器不只是一个晶体及其模拟电路。时钟振荡器包括缓冲功能，以确保振荡器输出负载及其短期和长期变化均不会影响设备的性能。时钟振荡器还支持各种差分数字逻辑输出电平，以实现电路兼容性。这种兼容性无需外部逻辑电平转换 IC。这种 IC 会增加成本、占地面积和抖动。

由于时钟振荡器在许多不同的应用中使用不同的电源轨电压，因此必须提供各种电源电压，如 +1.8 V、+2.5 V 或 +3.3 V，以及通常在 2.25 V 至 3.63 V 之间的定制值。时钟振荡器还必须提供不同的输出格式选择，如低压正/伪发射极耦合逻辑 ( LVPECL ) 和低压差分信号 (LVDS) 以及其他格式。

通过对 [AK2A 和 AK3A]这两个系列的晶体时钟振荡器的了解，我们可以看到通过对材料、设计、结构和测试的深入理解和整合所能达到的效果。这两个系列很相似，主要区别在于其尺寸和最大频率。

[AK2A]系列：该系列晶体振荡器的标称频率为 100 MHz 至 200 MHz，工作电压为 2.5 V、3.3 V 和 2.25 V 至 3.63 V，具有 LVPECL、LVDS 和 HCSL 差分输出逻辑。

该系列的所有器件都性能相似，包括具有低 RMS 抖动。例如，[AK2ADDF1-100.000T]是一款频率为 100.00 MHz、电压为 3.3 V 的器件，提供 LVDS 输出且 RMS 抖动为 160.2 fs（图 5）。其频率稳定性极佳，在不同温度下的稳定性优于 ±15 ppm，采用六引线表面贴装器件 (SMD) 封装，尺寸为 2.5 × 2.0 × 1.0 mm。

图 5：AK2ADDF1-100.000T 的抖动为 160 fs，这是一款 3.3 V、100 MHz 器件，提供 LVDS 输出。（图片来源：Abracon）

然而，随着时钟频率的提高，抖动必须减少，以保持系统级性能。对于 156.25 MHz LVDS 振荡器 [AK2ADDF1-156.2500T]，其典型 RMS 抖动降至 83 fs。

[AK3A]系列：AK3A 系列器件比 AK2A 系列器件略大，具体尺寸为 3.2 × 2.5 × 1.0 mm（图 6）。可提供指定频率为 212.5 MHz 的版本，略高于 AK2A 系列的 200 MHz 限制。

图 6：AK3A（右）晶体振荡器比 AK2A 系列（左）稍长、稍宽；包括频率最高可达 212.5 MHz 的版本，而 AK2A 为 200 MHz。（图片来源：Abracon）

该 AK3A 器件的总体规格与相应的 AK2A 系列器件相似。例如，[AK3ADDF1-156.2500T3]是一款 156.25 MHz LVDS 振荡器，其典型 RMS 抖动为 81 fs，略好于 AK2A 系列的相应器件。

这两个系列的抖动因工作频率、工作电压、封装尺寸和输出选择而各不相同。

其他的现实考虑因素

时钟振荡器只在出厂时符合规格要求是远远不够的。与所有元件一样，尤其是模拟和无源元件，这些振荡器会因组成材料的老化和内部应力而随随时间的推移发生漂移。

这些现实情况对高性能时钟振荡器尤其具有挑战性，因为没有一种简单或方便的方法通过添加软件或巧妙的电路来纠正或补偿这种漂移。不过，有一些方法可以减轻漂移影响。这包括最终用户为加速振荡器老化而进行的长时间预烧，或在炉控外壳中使用温度稳定的振荡器。前者耗时长，对供应链构成挑战，后者体积大、成本高、耗电量大。

由于认识到老化是一个关键参数，Abracon 的 ClearClock 系列产品在整个最终产品寿命（10 至 20 年）内都具有严格、全面的频率精度。Abracon 确保在此期间频率稳定性优于 ±50 ppm。为此，我们精心选择、制造了第三次泛音晶体，并进行了调节，使其在 -20°C 至 +70°C 范围内的稳定度达到 ±15 ppm，在 -40°C 至 +85°C 范围内的稳定性达到 ±25 ppm。

工程设计总是需要权衡利弊。Abracon 的 AK2A 和 AK3A 系列采用了新一代（第二代）振荡器 ASIC，与前代产品相比（分别为第一代 AK2 和 AX3），其抖动噪声性能有所提高，从而确保了超低的 RMS 抖动性能。

这一改进的代价是功耗略有增加。最大电流消耗从第一代的 50 mA增加到第二代的 60 mA，但低压器件的电流消耗仅为第一代的一半左右。因此，第二代 ClearClock 振荡器在保持低功耗的同时，还能提供超低的 RMS 抖动。

结束语

定时振荡器是数据链路或时钟功能的核心，其精度、抖动和稳定性是实现所需的系统级性能（包括高 SNR 和低 BER）的关键参数。通过创新型材料选择和架构，可以实现更高的时钟频率，以满足行业及其各种标准所要求的严格的性能规范。Abracon AK2A 和 AK3A 系列采用每边仅几 mm 的 SMD 封装，在 100 MHz 至 200 MHz 范围内的抖动低于 100 fs。