0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Xilinx高性能PCIe DMA控制器IP,8个DMA通道

axpro 来源:axpro 作者:axpro 2024-02-22 11:11 次阅读

Multi-Channel PCIe QDMA&RDMA IP

介绍

基于PCI Express Integrated Block,Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA,提供FIFO/AXI4-Stream用户接口

基于PCI Express Integrated Block,Multi-Channel PCIe RDMA Subsystem实现了使用DMA Ring缓冲的独立多通道、高性能/超低延时/超低抖动Continous Ring DMA,提供FIFO/AXI4-Stream用户接口。

特性

支持Ultrascale+,Ultrascale,7 Series的PCI Express Integrated Block

支持64,128,256,512-bit数据路径

64-bit源地址,目的地址,和描述符地址

多达8个独立的host-to-card(H2C/Read)数据通道或H2C DMA

多达8个独立的card-to-host(C2H/Write)数据通道或C2H DMA

AXI4-Stream/FIFO用户接口(每个通道都有自己的AXI4-Stream/FIFO接口)

每个DMA引擎支持DMA地址队列,队列深度可达32

每个DMA引擎支持DMA Ring缓冲,Ring缓冲深度和个数可配置

RDMA的超低延时和超低抖动性

H2C DMA支持视频显示定时时序输入控制

AXI4-Lite Master接口允许PCIe通信绕过DMA引擎

Scather Gather描述符列表支持无限列表大小

每个描述符的最大传输长度为4GB

MSI中断

连续描述符的块获取

中断或查询模式

应用

本内核体系结构支持广泛的计算和通信目标程序应用,强调性能、成本、可扩展性、功能可扩展性和关键任务可靠性。典型应用包括:

●数据通信网络

●电信网络

●宽带有线和无线应用

●网络接口卡

●用于各种应用程序的服务器add-in card

典型应用如下图所示:

wKgaomXWuwqAPuWtAAE4N660yig790.png

图 1 Multi-Channel PCIe QDMA&RDMA Subsystem典型应用:8通道视频采集和视频显示

概述

Multi-Channel PCIe QDMA&RDMA Subsystem作为一个高性能DMA数据搬移器,内核通过AXI4-Stream/FIFO接口直接连接RTL逻辑。使用提供的字符驱动程序,AXI4-Stream/FIFO接口可用于PCIe地址空间和AXI地址空间之间的高性能数据搬移。除了基本的DMA功能,DMA支持多达8个独立的upstream和downstream通道,每个通道支持深度为32的DMA地址队列,以及深度和个数可配置的DMA Ring缓冲,另外还允许PCIe通信绕过DMA引擎。

wKgZomXWuxSAUwD1AADC7qgOEEY046.png

图 2 Multi-Channel PCIe QDMA&RDMA Subsystem概述

特性概要

基于描述符提供的信息:源地址,目的地址和传输数据长度,Multi-Channel PCIe QDMA&RDMA Subsystem实现Host存储器和PCIe DMA子系统之间的数据搬移。这些DMA可以同时是Host to Card(H2C)和Card to Host(C2H)传输。每个DMA通道对应各自的AX4-Stream/FIFO接口,DMA从Host存储器获取并解析描述符链表,基于描述符链表信息完成自己通道的数据传输,然后使用MSI中断发出描述符完成或错误的信令。内核也提供多达16个输出到Host的用户中断信号

主机可以通过以下2个接口访问用户逻辑:

AXI4-Lite Master配置接口:这个接口是一个固定的32-bit端口,用于对性能要求不高的用户配置和状态寄存器的访问

User Register:这个接口是多个32-bit向量信号和1-bit信号,这些信号来自对应DMA通道数据搬移过程中产生的控制或状态信号

产品规格

结合Integrated Block for PCI Express IP,Multi-Channel PCIe QDMA&RDMA Subsystem为PCIe提供了一个高性能的DMA解决方案。

性能

Endpoint配置参数:Max Payload Size=256-byte,Max Read Request Size=512-byte

8-Channel PCIe-SGQDMA Subsystem,DMA Transfer Length = 4MB

表1 PCIe 3.0 x16 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s

表2 PCIe 3.0 x16 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s

表3 PCIe 3.0 x8 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s

表4 PCIe 3.0 x8 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s

表5 PCIe 3.0 x4 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s

表6 PCIe 3.0 x4 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表7 PCIe 2.0 x8 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表8 PCIe 2.0 x8 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表9 PCIe 2.0 x4 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s

表10 PCIe 2.0 x4 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s

资源

8-Channel PCIe-SGQDMA Subsystem

表11 PCIe 3.0 x16 DMA Subsystem资源

LUTs FFs BRAMs PCIe
资源 46985 101938 150 1

表12 PCIe 3.0 x8 DMA Subsystem资源

LUTs FFs BRAMs PCIe
资源 26647 51071 84 1

表13 PCIe 3.0 x4 DMA Subsystem资源

LUTs FFs BRAMs PCIe
资源 17671 35598 44 1

表14 PCIe 2.0 x8 DMA Subsystem资源

LUTs FFs BRAMs PCIe
资源 25301 36973 66 1

表15 PCIe 2.0 x4 DMA Subsystem资源

LUTs FFs BRAMs PCIe
资源 19807 29320 98 1

1-Channel PCIe-CQDMA Subsystem

表16 PCIe 3.0 x8 DMA Subsystem资源

LUTs FFs BRAMs PCIe
资源 8122 19331 8 1

表17 PCIe 2.0 x8 DMA Subsystem资源

LUTs FFs BRAMs PCIe
资源 7911 11771 6 1

表18 PCIe 2.0 x4 DMA Subsystem资源

LUTs FFs BRAMs PCIe
资源 4747 6479 21 1

交付清单

可交付资料

1.详细的用户手册

2.设计文件:源代码或网表

3.时序约束

4.测试或Demo工程

5.技术支持:邮件,电话,现场,培训服务

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 控制器
    +关注

    关注

    112

    文章

    16064

    浏览量

    176912
  • Xilinx
    +关注

    关注

    71

    文章

    2153

    浏览量

    120793
  • PCI
    PCI
    +关注

    关注

    4

    文章

    660

    浏览量

    130102
  • PCIe
    +关注

    关注

    15

    文章

    1184

    浏览量

    82308
  • dma
    dma
    +关注

    关注

    3

    文章

    556

    浏览量

    100287
收藏 人收藏

    评论

    相关推荐

    如何在STM32F439 DMA流中断中区分是哪个通道产生的中断?

    STM32F439有两DMA控制器DMA1和DMA2,每个控制器
    发表于 05-17 08:20

    高性能NVMe主机控制器Xilinx FPGA PCIe 3

    Controller IP2概述NVMe Host Controller IP作为一PCIe SSD的高性能存储
    发表于 04-20 14:41

    高性能NVMe主机控制器Xilinx FPGA NVMe Host Accelerator IP

    存储控制器,不但提供对PCIe SSD的配置管理功能,而且提供对PCIe SSD的IO(Page)读写以及DMA读写功能。NVMe Host Controller
    发表于 04-10 22:55

    基于安路PCIe SGDMA高速数据传输方案

    安路科技提供基于PCIe 硬核控制器开发的SGDMA IP。SGDMA可作为一PCIe2AXI4系列接口的桥或者一
    的头像 发表于 04-08 14:29 601次阅读
    基于安路<b class='flag-5'>PCIe</b> SGDMA高速数据传输方案

    请问DMA控制器可以减轻CPU负担吗?

    直接存储访问 ( DMA )控制器,可以在内存和/或外设之间传输数据,而不需要 CPU 参与每次传输。合理利用 DMA 控制器,可以减轻C
    的头像 发表于 03-28 09:41 596次阅读
    请问<b class='flag-5'>DMA</b><b class='flag-5'>控制器</b>可以减轻CPU负担吗?

    Xilinx FPGA高性能NVMe SSD主机控制器,NVMe Host Controller IP

    存储控制器,不但提供对PCIe SSD的配置管理功能,而且提供对PCIe SSD的IO(Page)读写以及DMA读写功能。NVMe Host Controller
    发表于 03-27 17:23

    Xilinx FPGA NVMe主机控制器IP高性能版本介绍应用

    SSD的高性能存储控制器,不但提供对PCIe SSD的配置管理功能,而且提供对PCIe SSD的IO(Page)读写以及DMA读写功能。N
    发表于 03-09 13:56

    Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP高性能应用介绍

    PCIe地址空间和AXI地址空间之间的高性能数据搬移。除了基本的DMA功能,DMA支持多达8
    发表于 03-07 13:54

    Multi-Channel PCIe QDMA&RDMA IP应用介绍

    基于PCI Express Integrated Block,Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道高性能Contin
    发表于 02-22 14:34 1次下载

    雅特力AT32F423 DMA使用指南

    DMA简介DMA控制器的作用不仅在增强系统性能并减少处理的中断生成,而且还针对32位MCU应用程序专门优化设计。
    的头像 发表于 02-22 08:13 583次阅读
    雅特力AT32F423 <b class='flag-5'>DMA</b>使用指南

    PCIe控制器(FPGA或ASIC),PCIe-AXI-Controller

    Transaction Layer的所有功能特性,不仅内置DMA控制器,而且具备AXI4用户接口,提供一高性能,易于使用,可定制化的PCIe
    的头像 发表于 02-21 15:15 766次阅读
    <b class='flag-5'>PCIe</b><b class='flag-5'>控制器</b>(FPGA或ASIC),<b class='flag-5'>PCIe</b>-AXI-Controller

    Xilinx FPGA NVMe Host Controller IP,NVMe主机控制器

    PCIe SSD的高性能存储控制器,不但提供对PCIe SSD的配置管理功能,而且提供对PCIe SSD的IO(Page)读写以及
    发表于 02-21 10:16

    dma通道技术的区别

    DMA是一种通过绕过中央处理(CPU)来直接访问内存的机制。它允许外部设备(如硬盘驱动、网卡等)直接与内存进行数据传输,而无需通过CPU的干预。DMA的设计理念是提高数据传输的
    的头像 发表于 01-04 14:31 2051次阅读

    STM32的DMA的五大问题

    1,DMA控制器的内部结构STM32中的DMA控制器是一种用于在外设和存储之间传输数据的专用硬件。DM
    的头像 发表于 12-10 08:00 1722次阅读
    STM32的<b class='flag-5'>DMA</b>的五大问题

    一种高性能通道通用DMA设计与实现

    为充分发挥异构多核DSP芯片的实时计算能力,设计并实现了一种高性能通道的通用DMA,该DMA最大支持64
    的头像 发表于 11-20 15:52 1064次阅读
    一种<b class='flag-5'>高性能</b>多<b class='flag-5'>通道</b>通用<b class='flag-5'>DMA</b>设计与实现