0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电创新推出万亿晶体管封装平台,专注于高性能计算和AI芯片应用

微云疏影 来源:综合整理 作者:综合整理 2024-02-22 14:04 次阅读

近期,台积电将其高性能计算与 AI 芯片封装技术亮相于国际固态电路大会(简称 ISSCC 2024),据悉,此技术有望将芯片晶体管数目由现有的1000亿级跃升至1万亿级。

台积电高级研发副总裁张晓强指出,本项新技术主要针对AI芯片性能增强。新型HBM高带宽存储器与Chiplet架构小芯片的引入需求大量组件及IC基板,由此引发的连通性及能源消耗等问题难免产生。他特别强调,借助硅光科技与光纤替代传统I/O电路,实现高效率的数据传输;此外,通过异质芯片堆叠和混合键合,最大限度优化I/O。值得注意的是,这项封装技术将运用集成稳压器应对供电问题,但具体商用时间尚未透露。

台积电透露,当前全球前沿芯片最多可容纳1000亿晶体管,然而新的封装平台能使之增加到1万亿级别。尽管该封装内将搭载集成稳压器解决供电问题,但未来商业化仍待进一步确认。此外,张晓强还暗示台积电的3nm制程技术很可能迅速应用于汽车领域。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 存储器
    +关注

    关注

    38

    文章

    7492

    浏览量

    163826
  • AI芯片
    +关注

    关注

    17

    文章

    1887

    浏览量

    35015
  • chiplet
    +关注

    关注

    6

    文章

    432

    浏览量

    12592
收藏 人收藏

    评论

    相关推荐

    获得高通高性能计算先进封装大单

    近日,据媒最新报道,联成功夺得高通高性能计算(HPC)领域的先进封装大单,这一合作将涵盖AI
    的头像 发表于 12-20 14:54 262次阅读

    推出“超大版”CoWoS封装,达9个掩模尺寸

    圆上芯片封装技术,该技术将提供高达9个掩模尺寸的中介层尺寸和12个HBM4内存堆栈。新的封装方法将解决性能要求最高的应用,并让AI(人工智
    的头像 发表于 12-03 09:27 160次阅读

    AI高性能计算平台是什么

    AI高性能计算平台不仅是AI技术发展的基石,更是推动AI应用落地、加速产业升级的重要工具。以下,
    的头像 发表于 11-11 09:56 190次阅读

    CoWoS产能将提升4倍

    在近日台湾举行的SEMICON Taiwan 2024国际半导体展会上,展示了其在先进封装技术领域的雄心壮志。据
    的头像 发表于 09-06 17:20 704次阅读

    布局FOPLP技术,推动芯片封装新变革

    近日,业界传来重要消息,已正式组建专注扇出型面板级封装(FOPLP)的团队,并规划建立小
    的头像 发表于 07-16 16:51 946次阅读

    跨制程整合晶体管架构并引入CFET,发布新一代芯片技术

    张晓强强调,半导体产业的黄金时代已然来临,未来AI芯片的发展几乎99%都依赖于的先进逻辑技术和先进
    的头像 发表于 05-24 15:09 829次阅读

    总裁缺席技术论坛,看好AI高性能计算前景

    2024年技术论坛5月23日在中国台湾举行,但由于总裁魏哲家缺席,由亚太业务处长万睿洋代为发言。他表示,人工智能(AI)正引领第四次
    的头像 发表于 05-23 16:10 422次阅读

    世界第一AI芯片发布!世界纪录直接翻倍 晶体管达4万亿

    和相同的价格下,WSE-3的性能是之前的世界记录保持者Cerebras WSE-2的两倍。 该公司称,WSE-3芯片是专为训练业界最大的AI模型而构建的,
    的头像 发表于 03-21 17:34 601次阅读

    美满电子携手,开创2nm芯片制造平台先河

    据悉,此次合作中,Marvell与专注芯片核心功能和效率技术的提升,加大对互联性及高端
    的头像 发表于 03-11 11:25 774次阅读

    推出面向HPC、AI芯片的全新封装平台

    来源: 封装使用硅光子技术来改善互连 图片来源: ISSCC 芯片巨头
    的头像 发表于 02-25 10:28 486次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b><b class='flag-5'>推出</b>面向HPC、<b class='flag-5'>AI</b><b class='flag-5'>芯片</b>的全新<b class='flag-5'>封装</b><b class='flag-5'>平台</b>

    ISSCC 2024万亿晶体管,3nm将导入汽车

    推出更先进封装平台晶体管可增加到1
    的头像 发表于 02-23 10:05 1278次阅读
    ISSCC 2024<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>谈<b class='flag-5'>万亿</b><b class='flag-5'>晶体管</b>,3nm将导入汽车

    推新封装平台,提升高性能计算与人工智能芯片互联与性能

    电业务开发高级副总裁张晓强在会议发言中指出该项技术主要致力提升AI加速器性能。随着HBM高带宽存储
    的头像 发表于 02-21 16:39 708次阅读

    宣布斥资逾万亿新台币,在嘉义科学园区设立1nm制程代工厂

    在上月早些时候的IEDM 2023大会中宣布,计划推出包含高达1万亿晶体管
    的头像 发表于 01-23 10:35 2278次阅读

    如何走向万亿晶体管之路?

    预计封装技术(CoWoS、InFO、SoIC 等)将取得进步,使其能够在 2030 年左右构建封装超过一
    发表于 12-29 10:35 354次阅读
    如何走向<b class='flag-5'>万亿</b>级<b class='flag-5'>晶体管</b>之路?

    :规划1万亿晶体管芯片封装策略

    为达成此目标,公司正加紧推进N2和N2P级别的2nm制造节点研究,并同步发展A14和A10级别的1.4nm加工工艺,预计到2030年可以实现。此外,预计封装技术,如CoWoS、I
    的头像 发表于 12-28 15:20 632次阅读