0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Intel展示3nm的Serdes芯片:PAM 6、224Gb/s

路科验证 来源:半导体行业观察 2024-02-26 13:52 次阅读

今年的ISSCC会议在旧金山举行,来自英特尔AMD、台积电,甚至人工智能初创公司的多场演讲都在谈论他们过去的所作所为。然而,关于他们未来的工作的演讲总是吸引很多人参加。该展会还设有演示区,拥有硅片可供演示的公司将在此展示他们的硬件。除了 IBM 的 NorthPole(可能会得到自己的报道)、Axelera 的新型 AI 芯片、Rebellion 的 Atomus AI 芯片等之外,英特尔还展示了其最新的 3nm 硅内设计。

这不是 CPU 核心,而是SERDES连接。当芯片在封装上相互通信或与外界通信时,会建立一些连接,为了使该连接快速,数据从数字转换为模拟,然后串行化和反串行化。SER(序列化)和DES(反序列化)。PCIe 是使用 SERDES 连接的最常见接口,但 QPI网络等其他芯片到芯片协议也需要它们。在某些计算机中,它是现有最快的信号 IP,旨在传输片外数据。在新一代基于小芯片的系统中,芯片之间的连接将定义可以实现的带宽。因此,在过去 10 年中,我们看到了 SERDES 连接速度的增长——通道和绝对传输速度的增长。

例如,多年来使用 SERDES 的 PCIe 传输速率已从每秒 1 GB 提高到每秒 32 GB。然后,PCIe 利用多个 SERDES 链路(例如 x1、x2、x4、x8、x16)来倍增连接的整体带宽。PCIe作为一种协议引入了编码开销,因此SERDES链路的传输速率实际上高于PCIe的报价带宽,这对于SERDES链路类型来说是常见的。

到目前为止,我一直在假设 SERDES 链接只是发送 1 和 0,例如传统的二进制模式。在模拟世界中,这称为NRZ,或不归零。这意味着信号可以是 1 或 0,在开发高速链路时,确保能够区分这两者至关重要。该领域的工程师和公司通常喜欢展示“眼图”,以表明其设计中 1 和 0 之间的差异。为了得到这个图,他们叠加了数千甚至数百万个连接周期,显示 1 或 0 不会互相干扰。

fcb014e6-d460-11ee-a297-92fbcf53809c.jpg

增加链路带宽(例如 8 GB 链路)的另一种方法是每次传输编码更多位。我们现在不再关注 NRZ,而是关注脉冲幅度调制 (PAM)。展示这一点的最简单方法是一个示例,其中信号中有四个级别,称为 PAM-4:

fcc432f0-d460-11ee-a297-92fbcf53809c.jpg

该信号现在传输四个值之一:11、10、01 或 00。因此,我们不能使用 PAM-4 提交两位信息,而不是使用 NRZ 传输一位信息。因此,PAM-4 处的 8 GT/s SERDES 链路的理论带宽为 16 Gbps。

对于更高速的连接,我报告了随着时间的推移,56 Gbps 和 112 Gbps 连接进入市场的情况。这些是多链路 SERDES 连接以及编码方案的变化的混合。这些技术不仅适用于网络或连接到 FPGA收发器,而且 GPU 到 GPU 连接也利用了这些高速连接。

随着连接带宽的增加,公差和制造精度也大幅提高。因此,由于成本原因,我们经常看到这些高速连接首先在较旧的工艺节点(例如 28 纳米或 16 纳米)中展示,然后才进入可以提供更高效率的更密集的工艺节点。此外,根据应用的不同,如果可以应用更复杂的编码方案,则可以更容易地以较低的比特率开始传输。

考虑到这一切,英特尔在 ISSCC 2024 上展示了一些令人印象深刻的芯片。它不仅适用于一些最快的 SERDES 连接带宽数字,而且还采用 3nm 硅——一种尚未商用的工艺节点。最重要的是,他们集成了 PAM-6 编码方案。该芯片名为 Bixby Creek。

PAM6 意味着每次传输编码更多位,但区分这些位也变得更加困难。与常规 NRZ 相比,如果 PAM4 提供 2 倍的带宽,那么 PAM6 总体上应提供 2.58 倍左右的带宽。不过,所有这些都具有相同的功率,因此在这种情况下它提供了令人难以置信的功率效率。

fce0faac-d460-11ee-a297-92fbcf53809c.jpg

英特尔之前曾在 IEEE 活动中展示过 224 Gb/s,传输 (Tx) 为每比特 1.9 皮焦耳,接收 (Rx) 为每比特 1.4 皮焦耳(合计 3.3 pJ/位)。现在,当每秒传输 GB 字节时,该值可能很高 - 以 3.3 pJ/bit 的速度传输 1 Terabit 相当于 3.3 瓦。这一新演示将传输功率降低至每比特 0.92 pJ,将传输侧的功率减半,并在英特尔即将推出的工艺节点之一上实现。所有这些都在 0.15mm2 的硅中实现。

fce524ce-d460-11ee-a297-92fbcf53809c.jpg

这在宏伟的计划中意味着什么?流程节点技术与任何流程节点非常相似,需要验证各种 IP 块,以便客户能够使用它们。对于任何构建新节点的代工厂来说,这意味着确保设计的数字逻辑和模拟部分协同工作。

对于英特尔来说,他们正在为其新节点实施一种滴答平台 - 在intel 4 上,只有高速逻辑和一些 SERDES 将得到验证,但对于intel 3 来说,将为客户提供大量 IP,这就是为什么 Intel 3 是作为代工厂的一部分提供的。与intel 20A 类似,它专注于高速逻辑和一些 SERDES,但18A将为客户准备好并经过验证的全套 IP。

即便如此,英特尔仍将在内部和外部(台积电、三星)的各种节点上创建IP以供使用。它是仅供内部使用还是作为可许可的知识产权提供,取决于产品的性质。本文和演示的主要作者之一确认,英特尔在台积电和英特尔上提供了大量高速 SERDES 连接。

原文链接 https://morethanmoore.substack.com/p/intel-demonstrates-high-speed-3nm




审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 英特尔
    +关注

    关注

    61

    文章

    9955

    浏览量

    171709
  • 二进制
    +关注

    关注

    2

    文章

    795

    浏览量

    41645
  • intel
    +关注

    关注

    19

    文章

    3482

    浏览量

    185948
  • SerDes
    +关注

    关注

    6

    文章

    198

    浏览量

    34914
  • AI芯片
    +关注

    关注

    17

    文章

    1883

    浏览量

    34997

原文标题:Intel展示3nm的Serdes芯片:PAM 6、224Gb/s

文章出处:【微信号:Rocker-IC,微信公众号:路科验证】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    性能杀手锏!台积电3nm工艺迭代,新一代手机芯片交战

    电子发烧友网报道(文/李弯弯)近日消息,联发科、高通新一波5G手机旗舰芯片将于第四季推出,两大厂新芯片都以台积电3nm制程生产,近期进入投片阶段。   在台积电3nm制程加持之下,天玑
    的头像 发表于 07-09 00:19 5170次阅读

    苹果iPhone 17或沿用3nm技术,2nm得等到2026年了!

    有消息称iPhone17还是继续沿用3nm技术,而此前热议的2nm工艺得等到2026年了……
    的头像 发表于 12-02 11:29 179次阅读

    台积电产能爆棚:3nm与5nm工艺供不应求

    台积电近期成为了高性能芯片代工领域的明星企业,其产能被各大科技巨头疯抢。据最新消息,台积电的3nm和5nm工艺产能利用率均达到了极高水平,其中3nm将达到100%,而5
    的头像 发表于 11-14 14:20 342次阅读

    联发科将发布安卓阵营首颗3nm芯片

    联发科正式宣告,将于10月9日盛大揭幕其新一代MediaTek天玑旗舰芯片发布会,届时将震撼推出天玑9400移动平台。这款芯片不仅是联发科迄今为止最为强大的手机处理器,更标志着安卓阵营正式迈入3nm工艺时代,成为业界首颗采用台积
    的头像 发表于 09-24 15:15 602次阅读

    台积电3nm制程需求激增,全年营收预期上调

    台积电近期迎来3nm制程技术的出货高潮,预示着其在半导体制造领域的领先地位进一步巩固。随着苹果iPhone 16系列新机发布,预计搭载的A18系列处理器将采用台积电3nm工艺,这一消息直接推动了台积电3nm制程的订单量激增,为台
    的头像 发表于 09-10 16:56 656次阅读

    古希腊掌管224G 的神 | Samtec 224G PAM4 高速互连大合集!

    。 接下来,我们将仔细观察Samtec的两个224 G现场产品演示,每个演示都展示了不同的通道评估方法。第一个是全通道测量。 上图所示演示是一个异步224 Gbps PAM4 系统。S
    发表于 08-07 11:43 2191次阅读
    古希腊掌管<b class='flag-5'>224</b>G 的神 | Samtec <b class='flag-5'>224</b>G <b class='flag-5'>PAM</b>4 高速互连大合集!

    三星3nm芯片良率低迷,量产前景不明

    近期,三星电子在半导体制造领域遭遇挑战,其最新的Exynos 2500芯片3nm工艺上的生产良率持续低迷,目前仍低于20%,远低于行业通常要求的60%量产标准。这一情况引发了业界对三星半导体制造能力的质疑,同时也使得该芯片未来
    的头像 发表于 06-24 18:22 1511次阅读

    台积电3nm工艺稳坐钓鱼台,三星因良率问题遇冷

    近日,全球芯片代工领域掀起了不小的波澜。据媒体报道,台积电在3nm制程的芯片代工价格上调5%之后,依然收获了供不应求的订单局面。而与此同时,韩国的三星电子在3nm工艺上却遭遇了前所未有
    的头像 发表于 06-22 14:23 1163次阅读

    英特尔3nm制程工艺“Intel 3”投入大批量生产

    据外媒最新报道,全球知名的处理器大厂英特尔在周三宣布了一个重要的里程碑:其先进的3nm级制程工艺技术“Intel 3”已在两个工厂正式投入大批量生产。这一技术的突破,无疑将为英特尔在超高性能计算领域带来显著优势。
    的头像 发表于 06-21 09:31 525次阅读

    台积电斩获Intel 3nm处理器订单,为酷睿Ultra 200系列助力

    近日,半导体界传来了一则令人振奋的消息。据业内权威人士透露,全球知名的晶圆代工厂台积电已成功斩获Intel3nm PC处理器订单,这一里程碑式的合作将覆盖Intel即将推出的酷睿Ultra 200系列全系产品。
    的头像 发表于 06-21 09:29 639次阅读

    台积电3nm工艺产能紧俏,苹果等四巨头瓜分

    据台湾媒体报道,近期全球芯片制造巨头台积电面临了3nm系列工艺产能的激烈竞争。据悉,苹果、高通、英伟达和AMD这四大科技巨头已经率先瓜分完了台积电当前的3nm系列工艺产能,导致其他厂商不得不排队竞购,目前相关订单已经排至2026
    的头像 发表于 06-12 10:47 644次阅读

    消息称三星第二代3nm产线将于下半年开始运作

    三星电子近日宣布,将在7月的巴黎Galaxy Unpacked活动中,向全球展示其最新研发的3nm技术芯片Exynos W1000。这款尖端芯片将首次应用于下一代Galaxy系列智能手
    的头像 发表于 05-14 10:27 422次阅读

    三星电子开始量产其首款3nm Gate All Around工艺的片上系统

    据外媒报道,三星电子已开始量产其首款3nm Gate All Around(GAA)工艺的片上系统(SoC),预计该芯片预计将用于Galaxy S25系列。
    的头像 发表于 05-08 15:24 603次阅读

    苹果自研AI服务器芯片,预计2025年台积电3nm工艺

    4 月 24 日,知名数码博主@手机晶片达人发布动态,爆料苹果正研发自家 AI 服务器芯片,预计 2025 年下半年量产,采用台积电 3nm 制程。
    的头像 发表于 04-24 11:00 883次阅读

    台积电3nm工艺预计2024年产量达80%

    据悉,2024年台积电的第二代3nm工艺(称为N3E)有望得到更广泛运用。此前只有苹果有能力订购第一代N3B高端晶圆。经过解决工艺难题及提升产量后,台积电推出经济实惠的3nm版型,吸引
    的头像 发表于 01-03 14:15 865次阅读