适配MOSFET栅极驱动器以驱动GaN FETs

GaN FETs以其体积小、切换速度快、效率高及成本低等优势，为电力电子产业带来了革命性的变化。然而，GaN技术的快速发展有时超出了专门为GaN设计的栅极驱动器和控制器的发展。因此，电路设计师经常转向为硅MOSFETs设计的通用栅极驱动器，这就需要仔细考虑多个因素以实现最佳性能。

GaN晶体管与Si MOSFETs的对比

与硅MOSFETs相比，eGaN FETs展现出不同的特性，这影响了它们与为后者设计的栅极驱动器的配合。

主要区别包括

栅极电压等级较低：eGaN FETs需要5V的栅极电压以开启，0V以关闭，最大栅极电压等级为6V。这要求栅极驱动器的电源设计相应地进行调整，以及驱动器或控制器的欠压锁定(UVLO)也应与5V栅极驱动相匹配。

更快的切换速度：与GaN相比，Si MOSFETs的RDS(on)·QG可能高出3倍以上，RDS(on)·QGD高出10倍。因此，开关节点可能出现75V/ns或更高的dv/dt，所以栅极驱动器需要对此类斜率免疫。更快的切换速度也使寄生电感更为显著，因此设计中需要采用低电感布局技术。

更高的反向导电压降：与硅MOSFETs不同，eGaN FETs缺乏寄生体二极管，但它们能在反向时导电，且电压降更大，约2.5V，相较于MOSFETs的1V。这意味着在死区时间内，栅极驱动器可能会看到更高的负开关节点电压。因此，栅极驱动器应包含引导过压管理功能，并能够在-5V的负开关节点电压下工作。

MOSFET栅极驱动器的兼容性

在MOSFET栅极驱动器被设计来驱动GaN FETs之前，它必须满足特定要求。

兼容5V供电：门驱动器必须兼容5V供电，不论是来自外部调节电源还是内部低压差线性稳压器（LDO）。

欠压锁定兼容性：UVLO需要与5V驱动阶段兼容，典型的UVLO值应在低侧驱动阶段为3.75-4V，高侧为3.25-3.75V。

抗dv/dt能力：门驱动器应具备超过最大预期dv/dt的抗干扰能力，优选超过50kV/µs。如果无法满足此要求，可能需要降低切换速度，以牺牲转换效率为代价。

自举电源供应：许多MOSFET驱动器使用自举电路为上部设备驱动器供电，多数情况下使用自举二极管。适用于GaN FETs的只有那些使用外部自举二极管的门驱动器，尤其是在建议中明确指出的。选择包含自举二极管后LDO的驱动器为佳。

死区时间能力：eGaN FETs卓越的切换特性允许在MHz范围内操作同时保持高转换效率。因此，即使低于10ns的最小死区时间也显得非常有益。某些为MOSFET设计的控制器可能不支持如此低的死区时间，这将削弱GaN器件的优势。在考虑用于GaN FETs的控制器时，应优先选择那些具有低死区时间能力的。

GaN FET驱动器改造指南

为了确保与GaN FET的最高兼容性，一旦确定了合适的MOSFET驱动器，就可以实施以下步骤。以下是一些针对GaN FET驱动的一般建议。

自举二极管（Bootstrap Diode）：选择尽可能小尺寸、电容和电流等级的肖特基二极管（例如BAT54KFILM），并将其与限流电阻串联，以保持驱动器电压尽可能接近5V，同时在保护电路启动时限制引导二极管的电流。如果驱动器在引导二极管后集成了5V的LDO，则不需要串联电阻和后续的额外电路保护措施。

自举钳位（Bootstrap Clamp）：在引导电容器上并联一个齐纳二极管，可以在低侧器件反向导通期间将电压夹紧在6V以下，以防止过压。齐纳二极管和引导电容器应尽可能靠近彼此以及门驱动器。

栅极返回电阻（Gate Return Resistor）：为高侧FET添加门返回电阻可以在低侧GaN FET反向导通时，保护IC不受开关节点上的大负电压影响。这个电阻的值还取决于上层器件门电路的关断阻尼和定时需求。

反向导通钳位（Reverse Conduction Clamp）：在半桥拓扑的低侧并联一个反向肖特基二极管，可以限制驱动器暴露于的负开关节点电压的幅度。这种二极管的电压等级应与低侧GaN FET匹配，而电流等级可以远低于低侧FET，因为它只在死区时间内导通。

控制器集成电路和集成门极驱动器

控制器集成电路将许多功能集成到单一的IC中，包括门极驱动器。其中一些IC可能不允许为GaN设备提供最佳布局，因此理解设计折衷以实现最佳性能非常重要。

在设计使用GaN FETs的功率级时，始终遵循通用布局建议非常重要。考虑的顺序仍然是共源电感（CSI），其次是功率和门环电感。这意味着功率级本质上被设计为一个块，门信号连接到控制器IC。针对功率级块的推荐布局的变化使得选择一个可以适配控制器IC的最佳块变得更加容易。在2相控制器的情况下，可能需要在两种替代设计之间进行选择。设计准则是优先考虑控制FET（开关），通常是硬开关，而不是同步整流器。例如，在降压转换器中，布局应优化以最小化高侧FET的门环电感。对于升压转换器中的低侧FET也是如此。

为了适配用于GaN FETs的MOSFET门极驱动器，设计师必须确保兼容性，实施推荐的修改，并优化布局以利用GaN技术的全部潜力。通过仔细注意这些产品参数和设计指南，设计师可以使用通用门极驱动器和控制器，为GaN基电源转换器的成功大规模生产铺平道路。