0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD MPSoC器件中启用SEM IP的策略与方法

XILINX开发者社区 来源:XILINX开发者社区 2024-03-01 09:53 次阅读

本文作者:AMD 工程师Ivy Guo

SEM IP 的主要任务就是扫描 PL Configuration RAM, IP 自身也是在 PL 里面运行。其实 AMD MPSoC 器件同样可以运行 SEM IP。

但 SEM IP “默认”情况下在 MPSoC 上跑不起来,原因是 PCAP 和 ICAP 的控制权移交问题。ICAP 是 FPGA 控制配置相关操作的接口,SEM IP 的工作是建立在 ICAP 的基础上,它必须拥有 ICAP 的访问权限才能够正常工作。PCAP 和 ICAP 类似,它是 PS 访问配置控制端的接口。ICAP 和 PCAP 不能同时工作,否则会有冲突。在 MPSoC 刚刚 Boot 起来的时候,配置控制权的接口默认分配给了 PS 和 PCAP。此时 ICAP 不能访问,IP 也就无法工作起来。下面两个文档,以及本文介绍的简单指令,都是为了解决这个问题。

https://docs.xilinx.com/v/u/en-US/xapp1303-integrating-sem-ip-with-axi

https://docs.xilinx.com/v/u/en-US/xapp1298-integrating-sem-ip


我们先来看指令解决方法。
如果你在 MPSoC 上运行一个 SEM IP,观察到的 log 如下(此处以 ZCU102 为例):

a988d428-d6f5-11ee-a297-92fbcf53809c.png

IP 在初始化阶段就卡住了。从 Uart 口的 log 看 ‘ICAP’后续无字符输出,这是典型的 IP 无法通过 ICAP 访问控制端的状态。此时需要把控制权从默认的 PCAP 切换到 ICAP 去。我们需要利用 pcap_ctrl 这个寄存器。UG1087 对其定义如下:
https://docs.xilinx.com/r/en-US/ug1087-zynq-ultrascale-registers/pcap_rdwr-CSU-Register

a999f78a-d6f5-11ee-a297-92fbcf53809c.png

地址为 0xffca3008, Bit 0 的 pcap_pr 就是控制位。其上电默认值为 0x1。
打开 XSCT,连接到 ZCU102 的器件 XCZU9。

a9af7d12-d6f5-11ee-a297-92fbcf53809c.png

根据地址查询一下 pcap_ctrl 寄存器的值,返回值为 0x1, 说明确实 PCAP 在控制:
xsct% mrd -force 0xffca3008
FFCA3008: 00000001
把 Bit 0 清零:
xsct% mwr -force 0xffca3008 0x0

此时可以看到 Uart 窗口里 ICAP 立即变为可以访问的状态,并继续打印出了完整的 Initialization log:

a9d1bd8c-d6f5-11ee-a297-92fbcf53809c.png

随意操作一下 IP,根据 IP 的响应情况,可以看到其已经完全正常开始工作了:

a9e523e0-d6f5-11ee-a297-92fbcf53809c.png

如果 PCB 上有 JTAG 控制接口,那么通过上述方法,直接修改 pcap_ctrl 寄存器就可以了。但是如果 PCB 上没有 JTAG 口,或者是外场的产品应用,我们就要使用 XAPP1298 或者1303的方法,利用 PS 来做控制权的移交。后续文档中我们会解析一下其使用方法并更新一下参考文件。

AMD 自适应SOC 及 FPGA中文技术支持社区

审核编辑:黄飞

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • amd
    amd
    +关注

    关注

    25

    文章

    5438

    浏览量

    133916
  • 寄存器
    +关注

    关注

    31

    文章

    5308

    浏览量

    119980
  • SEM
    SEM
    +关注

    关注

    0

    文章

    204

    浏览量

    14425
  • MPSoC
    +关注

    关注

    0

    文章

    198

    浏览量

    24246
  • PCAP
    +关注

    关注

    0

    文章

    12

    浏览量

    12598

原文标题:开发者分享|在 AMD MPSoC 器件中使能 SEM IP (一)

文章出处:【微信号:gh_2d1c7e2d540e,微信公众号:XILINX开发者社区】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    抓取SEM IP的串口log的详细步骤

    SEM IP在上板调试过程中有时会出现一些错误,比如无法执行IP的插错纠错功能,或者自身的初始化无法完成等等,需要对SEM IP本身进行调试
    的头像 发表于 05-12 12:52 5977次阅读

    参加搜索引擎营销SEM培训的好处?

    1. 可以快速学习搜索引擎营销(SEM)投放策略方法和技术,避免在自己摸索浪费时间;2. 可以快速学习到搜索引擎营销(SEM)最新优化技
    发表于 04-11 14:21

    IP核互连策略及规范

    [attach]74350[/attach]IP核互连策略及规范
    发表于 08-12 12:20

    Zynq UltraScale + MPSoC USB 3.0 CDC器件类设计

    需更改不同应用程序的固件或底层硬件。这些传输类型包括控制传输,批量传输,同步传输和中断传输。Zynq®UltraScale+™MPSoC USB3。本技术提示解释了如何启用所有配置选项,一步一步地在
    发表于 01-03 09:59

    有什么方法可以使用SEM和CAPTURE原语吗?

    有什么方法可以使用SEM和CAPTURE原语吗?我是否激活了CAPTURE,SEM可以重新计算ECC的帧数变化了吗?或将永远失去?谢谢中号
    发表于 06-16 16:41

    sem ip core错误缓解问题的解决办法?

    当我尝试使用sem ip core时,我遇到了麻烦。我用vivado创建了一个sem并修改了错误注入shim以连接到vivado_lab_tools。我生成示例designandmodifiy
    发表于 07-29 09:22

    如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

    ),并在高级选项卡启用高级流量生成器:    DDR 应用:  一旦 PHY 接口被验证,如果还会出现问题,请尝试切换到 PS-DDR,看看问题是否还会继续。  这将表明该问题是一个 VCU 至内存
    发表于 01-07 16:02

    SoCIP核互连的不同策略

    随着集成电路设计复杂度的提高和产品上市时间压力的增大,基于IP 核复用的SoC 设计已成为一种重要的设计方法。在SoC 中集成的IP 核越来越多时,IP 核的互连
    发表于 11-28 14:40 8次下载

    sem数据分析方法

    本视频主要详细介绍了sem数据分析方法,分别有趋势分析法、比重分析法、TOPN分析法、四象限分析法。
    的头像 发表于 02-28 15:23 5213次阅读

    AMD-Xilinx MPSoC的Watchdog在Linux中使用的简明教程

    AMD-Xilinx MPSoC器件里,提供了内置的Watchdog
    的头像 发表于 07-07 14:15 1032次阅读

    几种常见的关于SEM IP的冲突

    SEM IP是一种比较特殊的IP。它的基本工作就是不停地后台扫描检测FPGA配置RAM的数据
    的头像 发表于 07-10 16:40 718次阅读

    Zynq UltraScale+ MPSoC的隔离方法

    电子发烧友网站提供《Zynq UltraScale+ MPSoC的隔离方法.pdf》资料免费下载
    发表于 09-13 17:11 1次下载
    Zynq UltraScale+ <b class='flag-5'>MPSoC</b><b class='flag-5'>中</b>的隔离<b class='flag-5'>方法</b>

    Zynq UltraScale+ MPSoC的隔离方法应用笔记

    电子发烧友网站提供《Zynq UltraScale+ MPSoC的隔离方法应用笔记.pdf》资料免费下载
    发表于 09-15 14:49 0次下载
    Zynq UltraScale+ <b class='flag-5'>MPSoC</b><b class='flag-5'>中</b>的隔离<b class='flag-5'>方法</b>应用笔记

    SEM IP多种工作模式的区别和选择指导

    UltraScale / UlraScale+系列的SEM IP一共有6种工作模式
    的头像 发表于 10-13 10:06 1006次阅读
    <b class='flag-5'>SEM</b> <b class='flag-5'>IP</b>多种工作模式的区别和选择指导

    AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件

    Zynq UltraScale+ MPSoC 器件,具有四核 Arm® Cortex-A53、双核 Cortex-R5 实时处理器和基于 AMD/Xilinx 16nm FinFET+ 可编程逻辑
    的头像 发表于 11-20 15:32 117次阅读
    <b class='flag-5'>AMD</b>/Xilinx Zynq® UltraScale+ ™ <b class='flag-5'>MPSoC</b> ZCU102 评估套件