0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

掌握了这个分析方法,实现传输线阻抗5%的加工公差不是梦!

edadoc 来源:edadoc 作者:edadoc 2024-03-25 18:04 次阅读

高速先生成员--黄刚

传输线阻抗控制对系统性能的重要性不言而喻,每一家的PCB加工板厂都在往能控制更严格的阻抗公差这个目标而不断努力。但是我们也知道,传输线阻抗的控制公差其实会受到PCB结构本身的因素影响,就好像下面这张PCB差分线的切片图一样,至少有6、7个参数影响传输线的阻抗,例如线宽、线间距、上介质厚度、下介质厚度、铜厚、板材的介电常数等。它们共同决定了这对差分线的阻抗,他们的控制公差决定了差分线阻抗的公差!

wKgZomYBTBOASR45AAGfDbSVou8566.jpg

今天,高速先生这篇文章想走个高端路线,我们来研究下上面提到的所有影响传输线阻抗的参数里,到底能不能比较定量的给他们排个序,看看到底哪个因素的控制公差对加工出来的传输线阻抗的公差影响最大呢。这算不算是一个比较有意思的研究方向?

我们一起来看看高速先生最近做的测试板的案例,我们做的是一个USB的测试夹具,PCB设计如下所示:

wKgZomYBTBSAdwNIAAENSbSYygM604.jpg

为了保证高频的性能,我们使用1到2的激光孔工艺,然后走线就在L2层了。由于板厚比较薄,也就是L2层的上下层介质厚度也很薄,因此我们L2层的线宽自然就设计得很细了。

叠层和L2层的线宽线距就是下面这个样子了。上下层厚度也就3mil多的样子,差分阻抗控制85欧姆情况下,线宽也是3mil多点。顺便提一下,板材是中等损耗板材,介电常数DK在3.8左右。

wKgaomYBTBWAC88pAAFh4t_KwM0711.jpg

然而我们也知道,阻抗加工肯定是有偏差哈,板厂一般是保证10%的阻抗偏差,严格的话可能就是8%的阻抗偏差。下图是该项目最终加工完成进行阻抗测试的传输线结果。

wKgZomYBTBWAaGlQAAGrRrgP6vU517.jpg

其实能看到,同一块板上的长线和短线的阻抗都很好的满足8%的阻抗偏差(其实已经接近5%了),这一组差分线的阻抗其实已经加工得非常的好了!

那回过头我们再进行下理论的分析。根据板厂给出的叠层,我们通过仿真软件进行阻抗的仿真,的确能看到阻抗的中值就在85欧姆,以下是线长2inch情况下的传输线阻抗仿真结果。

wKgaomYBTBaAA2epAAEgip-T5K4802.jpg

那么要怎么来研究上述的参数对阻抗的影响度呢?我们可以用相关仿真软件的容差分析控件,俗称DOE分析来进行研究。这个控件主要就是分析如果每个参数都有一定的偏差时,对整体阻抗结果的偏差度影响是怎么样的,同时也能得到每个参数对后面结果的影响比例!是不是听起来就有点意思呢?

我们先用一张传输线的结构图来说明这个案例中的参数情况,如下:

wKgaomYBTBeATqxCAAEQV0suPLQ968.jpg

其中根据板厂给出的叠层,每个参数的中值分别为:线宽W=3.4mil,线间距S=8mil,上介质厚度(加铜厚)H1=4.4mil,下介质厚度H2=3.2mil,铜厚T=1.2mil,板材的介电常数DK=3.8,那我们就开始进行DOE的仿真。原理也很简单,我们分别把上面的6个变量参数都设置允许10%左右的误差,我们来看看进行DOE仿真后,每个参数对最后阻抗结果的贡献比例是多少!

好!我们来看看在这个case下的DOE仿真结果,就是下面的这张图:

wKgaomYBTBiAZd42AAEe4BQ1Y0o488.jpg

高速先生来解释一下这张图来表达的意思哈!首先左边表格给出的是不同变量的同样误差改变下对后面传输线阻抗的影响比例。例如线宽W的误差改变,会占到17.5%左右的比重;介电常数DK也会有15.8%的影响;铜厚T也占到了11.3%左右。另外还有一些参数可能是互相有影响的,因此结果也一并来考虑。例如线宽W和上介质厚度H1加起来的影响为4.3%。

很多朋友之前是不是没想过从这个角度出发来分析呢?这个分析其实意义还是很重大的,它可以很清晰的给出哪个参数的影响是最大,在加工过程中可能就需要重点去管控这个因素,这样的话其实就对最终的阻抗公差有更好的把握。另外也需要知道的是,不同的叠层,不同的线宽线距时,每个参数的影响度的DOE分析结果肯定是不一样的,可能在A项目中线宽的影响最大,但是在B项目中可能就变成了介质厚度的影响最大了。因此需要针对你们实际产品的情况去做具体分析了哈。

最后问一句,这个方法大家get到了吗?

本期提问

如果用文章中的例子让你分析下损耗情况,你觉得损耗和哪些参数有关,哪些参数的影响度最大呢?



审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4332

    文章

    23197

    浏览量

    400909
  • 阻抗
    +关注

    关注

    17

    文章

    961

    浏览量

    46352
  • 传输线
    +关注

    关注

    0

    文章

    377

    浏览量

    24170
收藏 人收藏

    相关推荐

    传输线特征阻抗是设计中最重要的因素

    传播时的阻抗。一旦信号已经加入到传输线上并且沿传输线向前传播,信号本身就一直在考查到底需要多大的电流来充电10ps 时间间隔内所传播的传输线长度,并保持将这一部分的
    发表于 01-21 07:11

    DAC3482的I通道输出电路,传输线变压器有什么作用?

    下图是DAC3482的I通道输出电路,这里T11是1:1的传输线变压器,T4是4:1的变压器。如果IOUTA2是20mA,IOUTA1是0mA,求分析下此时IOUTA2输出是多少,为什么?这里的传输线变压器有什么作用?前面两个
    发表于 12-20 07:50

    阻抗对信号传输的影响 阻抗测量仪器的选择

    对信号传输的影响主要体现在以下几个方面: 信号反射 :如果信号源的输出阻抗传输线的输入阻抗不匹配,就可能会发生信号反射,使得信号无法完全进入传输线
    的头像 发表于 12-10 10:00 636次阅读

    穿墙式bnc公头特性阻抗是指什么

    德索工程师说道特性阻抗是指在传输线中,当信号在传输线上传播时,传输线上任意一点的电压与电流的比值。对于射频同轴电缆和连接器来说,特性阻抗通常
    的头像 发表于 10-21 17:09 285次阅读
    穿墙式bnc公头特性<b class='flag-5'>阻抗</b>是指什么

    平衡传输线标准的重要性

    对于需要长距离通信的系统。本文将探讨平衡传输线标准的重要性。 一、平衡传输线标准的必要性 1. 提高信号完整性 在长距离传输中,信号完整性是一个关键问题。不平衡传输线容易受到电磁干扰(
    的头像 发表于 10-04 17:26 420次阅读

    用逻辑驱动传输线

    电子发烧友网站提供《用逻辑驱动传输线.pdf》资料免费下载
    发表于 09-21 11:23 0次下载
    用逻辑驱动<b class='flag-5'>传输线</b>

    有损传输线及其特性介绍

    电子发烧友网站提供《有损传输线及其特性介绍.pdf》资料免费下载
    发表于 08-12 14:24 1次下载

    传输线的理论基础

    电子发烧友网站提供《传输线的理论基础.pdf》资料免费下载
    发表于 08-12 09:32 0次下载

    这个世界500强客户的项目居然要同时保证阻抗和损耗误差

    链路的阻抗和损耗通常得一可安天下!传输线阻抗控制±10%是常规,光阻抗控制到±5%这一项就已经让你们感觉不太可能
    的头像 发表于 07-23 17:28 275次阅读
    <b class='flag-5'>这个</b>世界500强客户的项目居然要同时保证<b class='flag-5'>阻抗</b>和损耗误差

    电路的阻抗如何匹配

    。这在射频电路和高速数字电路设计中非常关键。以下是实现阻抗匹配的一些基本方法:1.传输线匹配:保证传输线的特性
    的头像 发表于 06-28 08:29 2671次阅读
    电路的<b class='flag-5'>阻抗</b>如何匹配

    为什么选择hdmi光纤传输线

    ,长距离信号衰减可以忽略不计,真正实现长距离低损耗传输,比如300米长距离传输。 信号稳定且质量高:光纤HDMI线可以确保高质量的音视频
    的头像 发表于 06-05 10:02 537次阅读

    输入阻抗、输出阻抗阻抗匹配到底是个啥?

    在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等(即不匹配)时,在负载端就会产生反射。为什么阻抗不匹配时会产生反射以及特征阻抗
    发表于 06-01 08:08

    阻抗匹配的原理分析

    由电路结构的不同,阻抗匹配有如下五种形式,首端串联,末端并联下拉,末端并联上拉,末端戴维南(既有上拉又有下拉),阻容串联下拉。有几个问题请教。 1、阻抗匹配只是针对传输线过程中吗,对输出端口和输入
    发表于 05-09 23:05

    如何用Bounce diagram来计算传输线上的瞬态响应呢?

    分析传输线的瞬态响应的时候,经常会用到Bounce Diagram,大概的图形是这样的。
    的头像 发表于 04-07 11:13 625次阅读
    如何用Bounce diagram来计算<b class='flag-5'>传输线</b>上的瞬态响应呢?

    掌握这个分析方法实现传输线阻抗5%的加工公差不是

    高速先生成员--黄刚 传输线阻抗控制对系统性能的重要性不言而喻,每一家的PCB加工板厂都在往能控制更严格的阻抗公差
    发表于 03-25 18:05