三星电子近期于领先半导体行业会议 Memcon 2024上透露,公司将从2025年起步入3D DRAM阶段。
据分析师预测,DRAM行业将于2030年前缩减工艺至10nm以下,然而当前的设计已无法在此基础上进行延伸,故而业内开始寻求如3D DRAM等新型存储器解决方案。
相关报告揭示,三星已展示出两款颇具前景的3D DRAM技术——垂直通道晶体管及堆叠DRAM。前者通过改变信道方向,大幅缩小元件体积;后者则通过高密度阵列设计,在有限空间内提高存储容量(单芯片高达100G)。
为保持竞争力,三星于今年初在美国硅谷建立了新的3D DRAM研发中心,以深化其在该领域的优势地位。
有研究机构大胆预估,3D DRAM市场于2028年有望达到千亿美元规模。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
DRAM
+关注
关注
40文章
2334浏览量
183978 -
存储器
+关注
关注
38文章
7534浏览量
164486 -
三星电子
+关注
关注
4文章
570浏览量
40715
发布评论请先 登录
相关推荐
三星电子否认1b DRAM重新设计报道
DRAM内存产品面临的良率和性能双重挑战,已决定在2024年底对现有的1b nm工艺进行改进,并从头开始设计新版1b nm DRAM。然而,三星电子
三星2025年晶圆代工投资减半
近日,据最新报道,三星计划在2025年大幅削减其晶圆代工部门的投资规模,设备投资预算将从2024年的10万亿韩元锐减至5万亿韩元,削减幅度高达50%。 此次投资削减主要集中在韩国的两大
三星否认重新设计1b DRAM
问题,在2024年底决定在改进现有1b nm工艺的同时,从头设计新版1b nm DRAM。 不过,三星通过相关媒体表示相关报道不准确。尽管三星否认了重新设计,但有业内人士透露,
三星1c nm DRAM开发良率里程碑延期
据韩媒MoneyToday报道,三星电子已将其1c nm(1-cyano nanometer)DRAM内存开发的良率里程碑时间从原定的2024年底推迟至
三星重启1b nm DRAM设计,应对良率与性能挑战
近日,据韩媒最新报道,三星电子在面对其12nm级DRAM内存产品的良率和性能双重困境时,已于2024年底作出了重要决策。为了改善现状,三星决
三星电子宣布重大结构调整
三星电子近日宣布了2025年度的重大组织与高管调整计划。其中,存储器业务将被调整为CEO直辖部门,这一调整意味着存储器业务在三星
三星电子2025年重大组织及高管调整
三星电子近日宣布了2025年度的重大组织与高管结构调整计划,以进一步推动公司的战略转型和业务发展。 其中,存储器业务将调整为CEO直辖部门,
三星电子HBM3E商业化遇阻,或重新设计1a DRAM电路
近日,业界传出三星电子HBM3E商业化进程迟缓的消息,据称这一状况或与HBM核心芯片DRAM有关。具体而言,1a DRAM的性能问题成为了
三星将于今年内推出3D HBM芯片封装服务
近日,据韩国媒体报道,全球领先的半导体制造商三星即将在今年推出其高带宽内存(HBM)的3D封装服务。这一重大举措是三星在2024年三星代工论
三星已成功开发16层3D DRAM芯片
在近日举行的IEEE IMW 2024活动上,三星DRAM部门的执行副总裁Siwoo Lee宣布了一个重要里程碑:三星已与其他公司合作,成功研发出16层3D
三星电子研发16层3D DRAM芯片及垂直堆叠单元晶体管
在今年的IEEE IMW 2024活动中,三星DRAM业务的资深副总裁Lee指出,已有多家科技巨头如三星成功制造出16层3D DRAM,其中
三星2025年后将首家进入3D DRAM内存时代
在Memcon 2024上,三星披露了两款全新的3D DRAM内存技术——垂直通道晶体管和堆栈DRAM。垂直通道晶体管通过降低器件面积占用,实现性能提升;
三星电子推出首款36GB HBM3E 12H DRAM
三星电子近期研发的这款36GB HBM3E 12H DRAM确实在业界引起了广泛关注。其宣称的带宽新纪录,不仅展现了三星在半导体技术领域的持
三星电子成功发布其首款12层堆叠HBM3E DRAM—HBM3E 12H
2024年2月27日 - 三星电子今日宣布,公司成功发布其首款12层堆叠HBM3E DRAM——HBM3
评论