0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

RED Semiconductor宣布推出算法微处理器ISA和硬件设计RISC-V

MCU开发加油站 来源:MCU开发加油站 2024-04-03 17:31 次阅读

4月2日,RED Semiconductor(以下简称 "RED")宣布推出算法微处理器 ISA(指令集架构)和硬件设计 VISC,将 RISC-V 的功能扩展到边缘人工智能自动驾驶和密码学领域。

VISC 是一个加速的 RISC-V 微处理器内核,可优化复杂的数学算法,以便在其重新配置硬件引擎中并行执行。与标准 RISC-V 相比,VISC 所带来的性能提升是无处不在的人工智能时代以及相关数据呈指数级增长所需要的。

VISC ISA 使开发人员能够用标准 RISC-V 指令集、RISC-V 向量扩展或 x86 和 Arm 等其他 ISA 所需的代码量的一小部分来描述复杂的算法。VISC 硬件对整个算法进行解压缩,并对各元素的执行进行排序,以优化并行执行。VISC ISA 和硬件结合在一起,在每单位功耗的算法性能方面可提供超过 100 倍的执行效益,其单发多执行(SiMex)架构优化了硅面积的性能。

RED Semiconductor首席执行官 James Lewis 说:"RISC-V 有潜力成为无处不在的边缘人工智能的首选架构,就像 Arm 成为智能手机架构一样。为此,它需要一种差异化的强大硬件方法,能够更高效地执行人工智能计算。RED凭借 VISC 走在前沿,这是一种基于 RISC-V 的方法,可从根本上简化算法处理,从而提供速度更快、体积更小、功耗更低的边缘人工智能解决方案。VISC 具有专用硬件加速器的性能优势和通用微处理器的多功能性。对于 SoC 开发人员来说,它可以通过统一的指令集和硬件内核实现多种异构计算功能。

Jon Peddie Research 总裁 Jon Peddie 说:"RED Semiconductor可能会在 RISC-V 刚刚起飞的拐点上一举成名,从而有机会成为 RISC-V 社区的关键性能加速器。VISC 有可能重塑边缘 AI 等细分市场的异质 SoC 设计,就像 GPU智能手机市场所做的那样,成为价值的重要驱动力。"

VISC 内部

VISC执行架构是作为一个功能齐全的独立RISC-V兼容内核创建的,非常适合在ASICFPGA中使用。它具有出色的内存效率,在计算过程中消除了内存访问,从而提高了安全性。它具有运行通用计算功能、操作系统、数学加速、信号处理和图形功能的多功能性,这意味着它可用作协处理器或异构计算 SoC 中的所有功能。

RED 的 RISC-V算法处理方法采用了预编码系统,使 RISC-V 标量指令得以并行化。VISC 的寄存器、解码器和执行引擎都经过优化,可高效并行计算复杂的重复函数,如 FFT(快速傅立叶变换)、DCT(离散余弦变换)、矩阵乘法和大整数数学。成倍提高这些函数的效率是实现无处不在的安全人工智能计算的关键。支持 VISC 的 RISC-V 处理器可快速处理大量数据,从而支持人工智能推理、高性能计算、实时分析和视频流等数据量大的应用。

VISC 可实现 100 倍的代码密集化、执行性能提升和功耗降低。此外,VISC 还具有出色的代码密度--例如,矩阵乘法只需三条指令,而当今主流 ISA 需要 100 多条指令。VISC 可从一个内核扩展到超过 1000 个内核,支持从边缘到 HPC(高性能计算)的超大规模应用。虽然 VISC 目前是针对 RISC-V 实现的,但从根本上讲,它与 ISA 无关,RED Semiconductor 今后可能将其应用于其他指令集架构。

VISC 架构在执行性能方面实现了质的飞跃。它包含一个解压缩引擎,可同时对代码进行解码,并加速向执行单元的发送,从而实现了从单发流水线到多发流水线的多重执行。然后,执行优化引擎确定性地排序和执行多达 16 条并行指令。所有指令类型都可访问 VISC 的多功能深度寄存器集,从而可以在寄存器中执行复杂的例程,消除高速缓存缺失。在执行例程之前,所有处理都保留在内核中,从而减少了黑客攻击的可能性。

Lewis 继续说:"根据 SHD 集团的市场预测,到 2030 年,将有 160 亿个 SoC 使用 RISC-V 内核。我们相信这是完全可以实现的,但需要在性能、安全性和设计方法上实现差异化。我们已经在与 RISC-V、密码学和工具公司建立合作关系,以提供一个引人注目的解决方案,将 RISC-V 处理器设计转变为人工智能的动力源。"

VISC 可为算法处理需求日益增长的广泛市场提供处理器,这些市场包括:航空航天、AI/ML、AR/VR、自动驾驶、关键基础设施、金融科技、健康科技、高性能计算和工业 4.0。

RED Semiconductor是ChipStart UK的首批成员之一,ChipStart UK是政府支持的孵化器,通过国家半导体战略启动,由Silicon Catalyst UK运营。


审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5336

    浏览量

    120230
  • 微处理器
    +关注

    关注

    11

    文章

    2258

    浏览量

    82402
  • 人工智能
    +关注

    关注

    1791

    文章

    47183

    浏览量

    238243
  • RISC-V
    +关注

    关注

    45

    文章

    2270

    浏览量

    46127

原文标题:RED Semiconductor 宣布推出面向 RISC-V 的 VISC™ 可授权高性能处理器架构

文章出处:【微信号:mcugeek,微信公众号:MCU开发加油站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Rivos全新产品采用Andes晶心科技NX45 RISC-V处理器

    专注于加速数据分析和生成式AI工作负载的RISC-V主要会员公司Rivos与32/64位RISC-V处理器内核的领先供货商、RISC-V创始会员Andes晶心科技,
    的头像 发表于 12-04 10:37 219次阅读

    RISC-V能否复制Linux 的成功?》

    ,创建实现自有加速算法的自定义异构集群。RISC-V作为一种ISA,我们一开始是在处理器内核中采用吸引人的通用构建块,然后在此基础上进行构
    发表于 11-26 20:20

    RISC-V笔记——基础

    1.前言RISC-V旨在支持广泛的定制和专业化。RISC-VISA是由一个基本整型ISA和其它对基本ISA的可选扩展组成。每个整型
    的头像 发表于 11-12 01:08 407次阅读
    <b class='flag-5'>RISC-V</b>笔记——基础

    ISA ARM 对比 RISC-V

    ARM和RISC-V同为精简指令集(RISC)架构,这意味着它们都基于相似的设计理念:通过简化指令集来提高处理器的效率和执行速度。然而,即使同为RISC架构,ARM和
    的头像 发表于 09-10 09:26 609次阅读

    risc-v的发展历史

    了基于RISC-V指令集的服务处理器,安谋科技也推出RISC-V MCU等产品。 学术界与开源社区:
    发表于 07-29 17:20

    RISC-V适合什么样的应用场景

    学术和科学软件开发社区为RISC-V软件贡献和开发科学应用和算法,这有助于推动RISC-V在教育和研究领域的广泛应用。 学习工具:RISC-V的简洁性和模块化设计使得其成为学习计算机架
    发表于 07-29 17:16

    为什么要有RISC-V

    RISC-V(“RISC five”)的目标是成为一个通用的指令集架构(ISA):①、它要能适应包括从最袖珍的嵌入式控制,到最快的高性能计算机等各种规模的
    发表于 07-27 15:05

    RISC-V有哪些优点和缺点

    模块化设计提高了RISC-V的适应性和灵活性。 简洁的指令集:RISC-V的设计简洁,指令数量相对较少,这有助于提高处理器的执行速度和降低功耗。 强大的社区支持:RISC-V拥有庞大的
    发表于 04-28 09:03

    Achronix与Bluespec联合宣布推出一款支持Linux的RISC-V处理器

    高性能FPGA芯片和嵌入式FPGA(eFPGA)硅知识产权(IP)领域的领先企业Achronix半导体公司,以及RISC-V工具和IP领域的行业领导者Bluespec有限公司,日前联合宣布推出一系列支持Linux的
    的头像 发表于 04-15 16:23 576次阅读

    浅谈RISC-V微架构验证方式

    RISC-V 是一个开放的 ISA,任何人都可以接受它并实现处理器。但RISC-V市场的领导者知道,仅仅因为他们不需要支付许可使用费,并不意味着RI
    发表于 04-15 11:34 728次阅读
    浅谈<b class='flag-5'>RISC-V</b>微架构验证方式

    fpga和risc-v处理器的区别

    FPGA(现场可编程门阵列)和RISC-V处理器在多个方面存在显著的区别。
    的头像 发表于 03-27 14:21 1114次阅读

    RISC-V 基础学习:RISC-V 基础介绍

    缩写 [###] 用于标识处理器位宽,取值[32, 64,128],也就是处理器的寄存位宽 [abc...xyz] 标识该处理器支持的指令模块集合 比如:RV64IMAC, 表示6
    发表于 03-12 10:25

    Andes晶心科技正式推出AndesCore® AX65全新RISC-V乱序执行、超纯量、多核处理器

    高效率、低功耗、32/64 位 RISC-V 处理器核的领先供货商和 RISC-V 国际协会创始首席成员Andes晶心科技,宣布全面推出高性
    的头像 发表于 01-17 13:48 1354次阅读

    RISC-V处理器对应什么开发环境?

    RISC-V处理器是开源的,那开发环境需要厂商自己开发还是沿用传统的开发环境呢?比如keil
    发表于 01-13 19:18

    Renesas支持RISC-V架构的具体MCU型号是哪个呢?

    瑞萨电子推出围绕64位RISC-V CPU内核构建的RZ/5个通用微处理器单元(MPU),具体的型号是多少?性能怎么样?
    发表于 01-11 13:03