0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

通过工艺建模进行后段制程金属方案分析

半导体芯科技SiSC 来源:半导体芯科技SiSC 作者:半导体芯科技SiS 2024-04-09 17:11 次阅读

虚拟半导体工艺建模是研究金属线设计选择更为经济、快捷的方法

wKgaomYVBi6AI_SDAACAmoo9Pak565.jpg

作者:泛林集团 Semiverse Solutions 部门半导体工艺与整合部高级经理 Daebin Yim

l 由于阻挡层相对尺寸及电阻率增加问题,半导体行业正在寻找替代铜的金属线材料。

l 在较小尺寸中,钌的性能优于铜和钴,因此是较有潜力的替代材料。

随着互连尺寸缩减,阻挡层占总体线体积的比例逐渐增大。因此,半导体行业一直在努力寻找可取代传统铜双大马士革方案的替代金属线材料。

相比金属线宽度,阻挡层尺寸较难缩减(如图1)。氮化钽等常见的阻挡层材料电阻率较高,且侧壁电子散射较多。因此,相关阻挡层尺寸的增加会导致更为显著的电阻电容延迟,并可能影响电路性能、并增加功耗。

wKgZomYVBi6AU9qxAABZctsYpdY345.jpg

图1:铜微缩与阻挡层线结构图

工程师们已经注意到钌和钴等新的替代金属线,并对其进行了测试,这些材料可以缓解线宽较窄和面积较小时的电阻率升高问题。工艺建模可用于比照分析不同沟槽深度和侧壁角度下,钌、钴和铜等其他金属在不同关键尺寸的大马士革工艺中的性能(图2)。

通过建模,可以提取总导体横截面区域的平均线电阻、线间电容和电阻电容乘积值;随后,可比较铜、钌、钴金属方案的趋势。

wKgaomYVBi-AHeB0AACc0eYzwxw801.jpg

图2:(上)用于提取电阻和电容的两条金属线 3D 结构图;(下)不同金属和阻挡层材料的三种情况图

为系统性地探究使用不同金属的设计和材料影响,我们通过对三个变量(关键尺寸、深度和侧壁角度)使用蒙特卡罗均匀分布,进行了包含 1000 次虚拟运行的实验设计。

wKgZomYVBi-AAzNEAAEdMpibbh8438.jpg

图3:电阻电容实验设计结果(点:实验设计数据;线:趋势曲线)从上至下:电容与面积、电阻与面积、电阻电容乘积与面积

图 3 突出显示了每种金属的电阻与电阻电容乘积的交叉点,并表明在较小尺寸上,无需阻挡层的钌方案优于其他两种金属材料。这一情况分别在线关键尺寸值约为 20nm 和面积值约为 400nm2 时出现。这也表明,无需阻挡层的钌线电阻在线关键尺寸小于约 20nm 时最低; 当线关键尺寸值小于 20nm 时,2nm 氮化钽阻挡层的电阻率占据了铜和钴线电阻的主要部分,造成电阻急剧增加。当线关键尺寸缩减时,也在侧壁和晶界出现额外散射,并导致电阻升高。沟槽刻蚀深度和侧壁角度与电阻之间呈线性关系;电阻与线横截面面积成反比例关系。

我们也分析了线边缘粗糙度对电阻的影响。

wKgaomYVBjCAfvcSAACvVpyJbNw182.jpg

图4:(上)当线边缘粗糙度振幅为 1 且相关性为 1 时,关键尺寸为 20nm 的铜线模型图;(下)钌和铜线(关键尺寸分别为 15nm、20nm、25nm)实验设计结果的箱形图

在图 4(下)中,由于无需阻挡层的结构,线关键尺寸为 15nm 时,钌线电阻电容值对线边缘粗糙度振幅的敏感性远低于铜,而铜由于高阻力的氮化钽阻挡层非常易受电阻电容乘积变化的影响。

结论

传统的微缩工艺要求阻挡层/内衬厚度低至极小的 2-3nm,极大压缩了现代先进逻辑节点上铜线的空间。无需阻挡层的钌等新金属在满足电磁可靠性需求的同时,已跻身为有希望替代铜的材料。

该研究表明,钌的电阻电容延迟显著低于其他材料,因此可能是先进节点上优秀的金属候选材料。通常,许多晶圆实验都需要完成这类金属方案路径探索。虚拟半导体工艺建模是研究金属线设计选择更为经济、快捷的方法。

参考资料

1. Liang Gong Wen et al., "Ruthenium metallization for advanced interconnects," 2016 IEEE International Interconnect Technology Conference / Advanced Metallization Conference (IITC/AMC), San Jose, CA, USA, 2016, pp. 34-36, doi: 10.1109/IITC-AMC.2016.7507651.

2. M. H. van der Veen et al., "Damascene Benchmark of Ru, Co and Cu in Scaled Dimensions," 2018 IEEE International Interconnect Technology Conference (IITC), Santa Clara, CA, USA, 2018, pp. 172-174, doi: 10.1109/IITC.2018.8430407

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    334

    文章

    26443

    浏览量

    210869
收藏 人收藏

    评论

    相关推荐

    BiCMOS工艺制程技术简介

    按照基本工艺制程技术的类型,BiCMOS 工艺制程技术又可以分为以 CMOS 工艺制程技术为基础
    的头像 发表于 07-23 10:45 1501次阅读
    BiCMOS<b class='flag-5'>工艺</b><b class='flag-5'>制程</b>技术简介

    HV-CMOS工艺制程技术简介

    BCD 工艺制程技术只适合某些对功率器件尤其是BJT 或大电流 DMOS 器件要求比较高的IC产品。BCD 工艺制程技术的工艺步骤中包含大量
    的头像 发表于 07-22 09:40 1483次阅读
    HV-CMOS<b class='flag-5'>工艺</b><b class='flag-5'>制程</b>技术简介

    BCD工艺制程技术简介

    1986年,意法半导体(ST)公司率先研制成功BCD工艺制程技术。BCD工艺制程技术就是把BJT,CMOS和DMOS器件同时制作在同一芯片上。BCD
    的头像 发表于 07-19 10:32 1975次阅读
    BCD<b class='flag-5'>工艺</b><b class='flag-5'>制程</b>技术简介

    PMOS工艺制程技术简介

    PMOS(Positive channel Metal Oxide Semiconductor,P 沟道金属氧化物半导体)工艺制程技术是最早出现的MOS 工艺
    的头像 发表于 07-18 11:31 1071次阅读
    PMOS<b class='flag-5'>工艺</b><b class='flag-5'>制程</b>技术简介

    cad如何进行三维建模

    三维建模是计算机辅助设计(CAD)中的一项重要技术,它可以帮助设计师在计算机上创建和编辑三维模型。本文将介绍如何使用CAD软件进行三维建模,包括建模的基本步骤、
    的头像 发表于 07-09 10:23 491次阅读

    引线框架贴膜工艺在QFN封装制程中的应用

    针对半导体封测领域方形扁平无引脚封装(QFN,Quad Flat No-leads Package)工艺中的引线框架贴膜工艺和装备,从QFN封装工艺制程、贴膜
    的头像 发表于 05-20 11:58 1687次阅读
    引线框架贴膜<b class='flag-5'>工艺</b>在QFN封装<b class='flag-5'>制程</b>中的应用

    浅谈半导体制造的前段制程后段制程

    前段制程包括:形成绝缘层、导体层、半导体层等的“成膜”;以及在薄膜表面涂布光阻(感光性树脂),并利用相片黄光微影技术长出图案的“黄光微影”。
    的头像 发表于 04-02 11:16 3608次阅读

    为何SMT贴片中,需结合使用锡膏与红胶工艺

    将大致介绍红胶工艺的特点和应用场景,为大家在实际生产中的工艺选择提供一定参考。 一、SMT锡膏与红胶工艺的概述 1、红胶工艺 SMT红胶工艺
    发表于 02-27 18:30

    gis建模与空间分析的区别

    进行比较和解析。 首先,GIS建模是指将现实世界的地理实体和现象通过计算机技术和方法表达出来,用数字化的方式模拟、描述和分析。GIS建模可以
    的头像 发表于 02-25 14:57 754次阅读

    关于半导体价值链分析(设计、制造和后制造)

    半导体价值链的制造阶段包括晶圆制造、前段制程、中段制程后段制程和远端制程
    的头像 发表于 02-19 16:43 1154次阅读

    一文详解金属薄膜沉积工艺金属

    金属栅极的沉积方法主要由HKMG的整合工艺决定。为了获得稳定均匀的有效功函数,两种工艺都对薄膜厚度的均匀性要求较高。另外,先栅极的工艺金属
    的头像 发表于 12-11 09:25 2795次阅读
    一文详解<b class='flag-5'>金属</b>薄膜沉积<b class='flag-5'>工艺</b>及<b class='flag-5'>金属</b>化

    [半导体前端工艺:第二篇] 半导体制程工艺概览与氧化

    [半导体前端工艺:第二篇] 半导体制程工艺概览与氧化
    的头像 发表于 11-29 15:14 1222次阅读
    [半导体前端<b class='flag-5'>工艺</b>:第二篇] 半导体<b class='flag-5'>制程</b><b class='flag-5'>工艺</b>概览与氧化

    工艺窗口建模探索路径:使用虚拟制造评估先进DRAM电容器图形化的工艺窗口

    工艺窗口建模探索路径:使用虚拟制造评估先进DRAM电容器图形化的工艺窗口
    的头像 发表于 11-23 09:04 346次阅读
    以<b class='flag-5'>工艺</b>窗口<b class='flag-5'>建模</b>探索路径:使用虚拟制造评估先进DRAM电容器图形化的<b class='flag-5'>工艺</b>窗口

    什么是铜互连?为什么铜互连非要用双大马士革工艺

    在芯片制程中,很多金属都能用等离子的方法进行刻蚀,例如金属Al,W等。但是唯独没有听说过干法刻铜工艺,听的最多的铜互连
    的头像 发表于 11-14 18:25 7193次阅读
    什么是铜互连?为什么铜互连非要用双大马士革<b class='flag-5'>工艺</b>?

    使用半大马士革工艺流程研究后段器件集成的工艺

    SEMulator3D®虚拟制造平台可以展示下一代半大马士革工艺流程,并使用新掩膜版研究后段器件集成的工艺假设和挑战
    的头像 发表于 10-24 17:24 700次阅读
    使用半大马士革<b class='flag-5'>工艺</b>流程研究<b class='flag-5'>后段</b>器件集成的<b class='flag-5'>工艺</b>