0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

编辑视点:TSV的面临的几个问题,只是一场噩梦?

454398 来源:eetchina 作者:秩名 2012-04-16 08:54 次阅读

你最近有看到关于过孔硅(TSV)的新闻吗?

·1月31日,CEA-LETI推出一款重要的新平台“Open 3D”,为业界和学术界的合作伙伴们,提供了可用于先进半导体产品和研究专案的成熟3D封装技术。

·3月7日,半导体设备供应商应用材料公司(Applied Materials)与新加坡科技研究局旗下的微电子研究中心(IME)合作设立的先进封装研究中心正式开幕。

·3月26日,EDA供应商新思科技(Synopsys)公司集结旗下产品,推出“3D-IC initiative”,为半导体设计人员提供了在3D封装中采用堆叠芯片系统设计的解决方案。

令我惊讶的是,历经这么多年的发展和努力,我们仍未达到可完整量产的阶段,相反地,我们还处在基础研发时期,而EDA公司也仍在起步。

业界许多都认为,IBM的Merlin Smith 和Emanuel Stern 是以其“Methods of Making Thru-Connections in Semiconductor Wafers”专利为基础而发明TSV技术,该专利于1964年12月28日提出,1967年12月26日获得核准,专利证号No. 3,343,256。

TSV的故事

取材自Ignatowski的资料,这是Ignatowski在IBM公布TSV技术不久后所制作的。

在这一点上,很明显可看到,IBM仍有许多技术问题待解决。图3是IBM的资料,主要探讨将TSV技术用于大规模生产时将面临的问题。

多年来,业界不断研究可实现量产的技术,但都没有真的成功。许多专业文献都展示了TSV将超越摩尔定律,改写未来芯片微缩脚步的美好发展蓝图。

德州仪器(TI)的先进封装技术发展蓝图,许多半导体公司都有类似的封装/TSV技术发展目标。

TSV的面临的几个问题

以下是半导体产业试着实现TSV技术时会面临到的几个主要问题:

制程问题:

1. 由于过孔的尺寸与业界目前使用的“正常”尺寸非常不同,因此蚀刻和填充非常耗时。此处的尺寸不同,指的是几微米到几十微米的深度和直径与纳米级尺寸的差异,再加上》5的深宽比。

2. 首先是过孔,而后才是考虑该往哪个方向。每一个步骤,都会以不同的方式影响整个工艺。

3. 如何整合来自不同IDM和/或代工厂的逻辑单元;以及来自不同存储器供应商的存储器芯片?

4. 晶圆薄化。如何去处理已经经过完全处理、厚20~80微米的晶圆,其中还包含键合(bonding)和剥离(de-bonding)等过程。目前市场盛传应用材料和TEL公司都正在开发这种工具。

5. 晶圆到晶圆(W2W)或晶粒到晶圆(D2W)接合:每一种都是一个处理难题。

6. 最终的晶圆切割(singulation)

7. TSV专用的基板(载具)

设计和EDA工具问题:

1. 目前的设计规则与TSV并不相容。

2. 在必须整合来自各个不同来源的产品时,谁将负责“系统”设计?

3. EDA仍然落后。

4. 热模拟和热移除问题。

后段制程问题:

1. 代工厂/ IDM vs. OSAT,如何得知彼此负责的部份及进度?谁又该负责良率?

2. 最终测试。

3. 可靠性。

4. 主代工厂缺乏存储器专有技术知识,以及,如何整逻辑单元上整合存储器?

成本问题:

1. 目前,采用TSV技术的相关成本要比其他解决方案更高。而这是阻碍TSV发展和实际应用的主因之一。

2. 此外,采用TSV技术所需投注的资本支出问题也必须解决。图5是日月光(ASE)所展示的标准TSV制程所需要的不同设备。

不过,许多人都忽略了目前我们已经有能解决这些问题的临时性解决方案。这些方案可能不是最好的,但它们确实有用。事实上,目前已经有许多封装技术都透过打线接合以及封装堆叠等技术来实现3D芯片构装(chip on chip)了。

来自业界的意见

以下是一些业界专家过去几个月所提出意见。

***──台积电(TSMC)

在去年12月的半导体整合3D架构暨封装研讨会(3D Architectures for Semiconductor Integration and Packaging Conference)中,台积电(TSMC)的Doug Yu便在主题演讲中指出,台积电打算提供包含芯片设计、制造、堆叠及封装在内的完整2.5D和3D服务。Yu是台积电整合互连暨封装研发总监,他描述了可将3D整合技术导入商用化的最佳途径所需要的关键技术,这意味着台积电将会提供完整的3D IC解决方案。

“TSV比以往任何一种技术都更复杂,更具挑战性,”Yu指出。“这是一场全新的竞赛,但获胜门槛却非常高。”他指出,传统的合作模式很难适用于下一代芯片设计。而所有的整合工作也必须简化,以减少处理程序和传统上对后段制程部份的投资(换句话说,就是指中段到后段的工具和制程)。总而言之,Yu认为必须具备全方位的专业知识、良好的制造能力与客户关系,而且要避免与客户竞争。

韩国──Hynix

Hynix封装部副总裁Nick Kim声称,对Hynix而言,已经没有是否要生产3D元件的问题了,现在的问题只在何时以及如何开始生产。

Kim提供了详细的成本明细,说明为何3D TSV堆叠要比打线键合堆叠制造贵上许多(约1.3倍以上)。整体而言,由于以下所列出的因素可能增加额外费用,因此TSV大约会增加25%的制造成本:

1. 设计成本:晶粒的净面积会由于TSV阵列而减少;

2. 晶圆厂成本:来自于形成TSV过孔必须增加的制程步骤,以及针对TSV设备的资本支出。

3. 封装成本:针对后段制程设备,如临时接合及分离的凸块(Bumping)、堆叠、低良率以及资本支出等。

4. 测试成本:由于必须在最后对每一层进行测试,因此会增加探测和最终封装测试时间。

5. 根据Hynix的3D发展计划,预计2013年以后才能启动TSV量产。

6. 针对移动应用在逻辑上堆叠DRAM的产品预计2012年小量生产,2013~2014年进入量产。

7. 针对图形应用,采用2.5D技术在硅中介层上放置DRAM的产品今年预估可小量生产,2014年初可望量产。

8. 针对高性能运算,该公司今年也正在研发可叠加在基板上的3D DRAM,预计2013年初小量生产,2014年底前量产。

在供应链管理方面,Kim认为Hynix的做法将对这个产业中开放的生态系统有利。在目前的生态系统中,代工厂和IDM会先准备好采用TSV的逻辑和存储器元件,然后再送到委外组装测试/封测代工(OSAT)进行封装。

整体而言,要在制造厂中采用TSV技术看来就像是一场噩梦。即使不断地最佳化每一个制程步骤,但对晶圆厂和OSAT而言,要如何完美地协调所有运送及合作流程,仍然是一件苦差事。

而MonolithicIC已经提出了一些相应做法,尝试解决上述问题。MonolithicIC公司目前提出的做法有几项特色:

1. 在堆叠芯片中的过孔数量几乎没有限制。

2. 不深的TSV过孔──是纳米级而非微米级。

3. 所有制造程序都在IDM或代工厂内完成,这种做法可以更好地掌控良率和生产细节,而且不会有太多不同意见的干扰。

如果您对TSV有任何想法,都欢迎加入讨论。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TSV
    TSV
    +关注

    关注

    4

    文章

    111

    浏览量

    81463
  • 编辑视点
    +关注

    关注

    0

    文章

    69

    浏览量

    41849
收藏 人收藏

    评论

    相关推荐

    使用ADS5403遇到的几个问题求解

    您好, 我正在尝试 使用 ADC ADS5403 ,最简单的办法就是参照评估板,有几个问题想请教下 1、如评估板原理图所示,前端电路采用了双巴伦的结构,我查了些资料,两个1:1的双巴伦有
    发表于 11-15 06:35

    关于TDA3116D2的几个问题求解答

    有以下几个问题,请教下: 1、在音乐暂停的时候,工作电流在500~600ma,这个正常吗? 2、供电12V,输入1K信号,只接上个4欧的水泥电阻,用示波器观察,在没有失真的情况下,电流只有
    发表于 10-30 06:29

    有关TAS5630B的模拟地和地的几个问题求解

    您好,在此有关TAS5630B的模拟地和地有几个问题向您请教下。 1、AGND和GND之间需要接电容或者电感吗? 2、官方给的资料里,引脚AGND和引脚GND是直接连接在起的,那还有什么区别
    发表于 10-18 08:20

    求助,关于D类功放的几个问题求解

    本人做的是关于水声通信方面的研究,在硬件设计上需要用到功放,对功放效率有定要求,所以想选用D类的 由于对功放了解不深,所以有几个问题想请教下: 1、水声通信的信号频率比普通音频要高
    发表于 10-15 06:38

    求助,关于TRAVEO™ II MCU安全调试的几个问题求解

    我对TRAVEO™ II MCU 的安全调试有几个问题。 1.TRAVEO TRAVEO™ II 有两种方式保护DAP,种是永久禁用,种是身份验证访问,对于身份验证访问,它像密码
    发表于 05-30 07:34

    在USB中的MaxPktSize的几个问题求解

    你好,我想问下在USB中的MaxPktSize的几个问题。我在烧录固件之后发现MaxPktSize是16384大小。然后在以往的MaxPktSize配置中只有512大小,那么这个
    发表于 05-29 06:40

    IOTE 2024上海物联网展顺利闭幕,座城市与一场展会的双向加速

    深圳2024年5月6日 /美通社/ -- 从4月23日的一场大会开始,到24-26日的IOTE会展节,我们共同见证了物联网领域的最新技术、产品和解决方案的集中展示,感受到了AIoT释放数字经济潜力
    的头像 发表于 05-06 20:43 278次阅读
    IOTE 2024上海物联网展顺利闭幕,<b class='flag-5'>一</b>座城市与<b class='flag-5'>一场</b>展会的双向加速

    文解锁TSV制程工艺及技术

    TSV(Through-Silicon Via)是种先进的三维集成电路封装技术。它通过在芯片上穿孔并填充导电材料,实现芯片内、芯片间以及芯片与封装之间的垂直连接。
    的头像 发表于 04-11 16:36 6233次阅读
    <b class='flag-5'>一</b>文解锁<b class='flag-5'>TSV</b>制程工艺及技术

    中国科技少年的英雄梦想,从一场ICT大赛启程

    一场华为ICT大赛,科技少年之梦的起点与归途
    的头像 发表于 04-08 14:22 578次阅读
    中国科技少年的英雄梦想,从<b class='flag-5'>一场</b>ICT大赛启程

    常见串口通信的几个问题请教?

    有关常见串口通信的几个问题请教论坛里的专家? 1、常见串口通信CAN,DP,PN,ETHER IP/TCP,ETHERCAT等,这些串口协议的终端电阻分别是多少? 2、这些终端电阻是为了阻抗匹配
    发表于 04-04 16:30

    关于使用STM32F412 DFSDM的几个问题求解

    本人有几个问题想请教下: 1、使用MCU内部DFSD滤波器实现对片外24-bit ADC(ADS1246--非∑-△器件)的结果进行sinc3滤波操作,请问应该如何实现?(Note.MCU通过
    发表于 03-18 06:56

    线路板阻焊掉油:一场对性能与寿命的挑战

    线路板阻焊掉油:一场对性能与寿命的挑战
    的头像 发表于 03-14 15:23 981次阅读

    EMS电刺激电路的几个问题

    EMS电刺激电路的几个问题 1.VP直接用锂电池、升压电感、MCU的PWM控制MOS通断,是否可以?(这种理疗级别的电压) 2.高压经过Q13经过人体经过Q16、Q17、R68到GND或者高压经过
    发表于 01-23 15:57

    做数模混合设计遇到的几个问题求解

    最近直在做数模混合方面的设计,遇到了几个问题 (1)通常建议AGND和DGND的铺铜不要上下重叠,如果模拟器件和数字器件实在没有办法完全分开,出现AGND和DGND铺铜上下重叠时,有什么好的办法
    发表于 01-09 07:01

    求助,关于LTC4370管脚及功能的几个问题

    工程师,你好!关于LTC4370有几个问题需要咨询下: 1、diode-OR怎么理解 2、管脚EN1和EN2起到什么作用?什么情况下起作用? 3、管脚VCC又是起到什么作用,为什么案例中VCC直接
    发表于 01-05 07:31