0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

谈谈高速PCB设计中的打孔包地与串扰

硬件攻城狮 来源:硬件工程师炼成之路 2024-05-01 15:10 次阅读

工程界常常使用保护地线进行隔离,来抑制信号间的相互干扰。的确,保护地线有时能够提高信号间的隔离度,但是保护地线并不是总是有效的,有时甚至反而会使干扰更加恶化。使用保护地线必须根据实际情况仔细分析,并认真处理。

保护地线是指在两个信号线之间插入一根网络为GND的走线,用于将两个信号隔离开,地线两端打GND过孔和GND平面相连,如图所示。有时敏感信号的两侧都放置保护地线。

fb9620da-0068-11ef-a297-92fbcf53809c.png

要想加入保护地线,首先必须把两个信号线的间距拉开到足以容纳一根保护地线的空间,由于拉开了信号线的间距,即使不插入保护地线,也会减小串扰。插入保护地线会有多大的作用?

低频模拟信号包地

我们来看表层微带线情况下串扰的大小。假设走线是50Ω阻抗控制的,线宽为6mil,介质厚度为3.6mil,介电常数为4.5。并假设两路信号都是载波频率为30Mhz,带宽为2Mhz的模拟信号。

下图显示了三种情况下的远端串扰情况。当线间距为6mil时,由于两条线紧密耦合,远端串扰较大。把间距增加到18mil,远端串扰明显减小。进一步,在两条线之间加入保护地线,地线两端使用过孔连接到地面,远端串扰进一步减小。

fba9803a-0068-11ef-a297-92fbcf53809c.png

对于低频模拟信号之间的隔离,保护地线的确很有用。这也是很多低频板上经常见到的“包地”的原因。但是,如果需要隔离的数字信号,情况会有所不同。我们分表层微带线和内层带状线两种情况来讨论保护地线对数字信号的隔离效果。以下讨论我没假定PCB走线都是50Ω阻抗控制的。

表层走线

仍然使用上面的表层走线叠层结构,线宽为6mil,介质厚度为3.6mil,介电常数为4.5。攻击信号为上升时间Tr=200ps的阶跃波形。考虑以下三种情况下的近端串扰和远端串扰的情况,如下图所示,其中耦合段长度为2000mil。

fbb55af4-0068-11ef-a297-92fbcf53809c.png

Case1:两条走线间距gap=1w(w=6mil表示线宽);

Case2:两条走线间距gap=3w,仅仅拉大道能够放下一条保护线的间距,但不适用保护线;

Case3:两条线间距gap=3w,中间使用保护地线,并在两端打GND过孔。

下图显示了三种情况下串扰波形,无论是近端串扰还是远端串扰,走线间距从1w增加到3w时,串扰都明显减小。在此基础上,走线间插入保护地线,串扰如下图中Case 3所示,相比Case 2,插入保护地线,不但没有起到进一步减小串扰的作用,反而增大了串扰噪声。

fbc3f3ca-0068-11ef-a297-92fbcf53809c.png

这个例子表明,拉开走线间距是最有效的减小串扰的方法。保护地线如果使用不当,可能反而会恶化串扰。因此,在使用保护地线时,需要根据实际情况仔细分析。保护地线要想起到应有的隔离作用,需要再地线上添加很多GND过孔,过孔间距应小于1/10λ,如图所示。λ为信号中最高频率成分对应的波长。

fbd0a930-0068-11ef-a297-92fbcf53809c.png

内层走线

对于内层走线,如下图所示:

fbdfdab8-0068-11ef-a297-92fbcf53809c.png

介电常数为4.5,阻抗为50Ω。考虑到下图三种情况。攻击信号为上升时间Tr=200ps的阶跃波形,入射信号幅度500mv,耦合长度为2000mil,近端串扰如图所示,加入了保护地线,近端串扰从3.44mV进一步减小到了0.5mV。信号隔离度提高了16B。对于内层走线,加入保护地线能够获得更大的隔离度。

fbebd264-0068-11ef-a297-92fbcf53809c.png

对于表层走线来说,使用密集型的GND过孔,对提升隔离效果是有好处的。但是,对于内层走线来说,使用密集型的GND过孔几乎得不到额外的好处,下图对比了GND过孔间距为2000mil(保护地线两端打GND过孔)和GND过孔间距为400mil时的近端串扰情况,串扰量几乎没有变化。

fbf8e602-0068-11ef-a297-92fbcf53809c.png

间距增加到5w时情况如何?

fc04547e-0068-11ef-a297-92fbcf53809c.png

fc0f49d8-0068-11ef-a297-92fbcf53809c.png

当走线间距进一步加大,保护地线仍保持在6mil的线宽时,对于表层走线来说,保护地线的作用减小。在下图中,两条线间距拉到5w时,两种情况下近端串扰和远端串扰量和不使用保护地线情况相当,没有明显改善。因此,对于表层走线来说,走线间距很大时,中间再加入保护地线,几乎没有什么效果,如果处理不好反而会使串扰恶化。

对于内层走线来说,保护地线仍然会起很大作用。如下图,内层间距为5W,两种情况下近端串扰噪声波形如图。中间加入了保护地线,能明显改善近端串扰。

fc1ce76e-0068-11ef-a297-92fbcf53809c.png

结论

1)保护地线对低频模拟信号的隔离通常都是有效的。但是在数字信号之间的保护走线并不是那么有用,有时反而会使情况更恶化。

2)对于表层走线,如果保护地线的GDN孔间距很大,可能会使串扰更加严重,必须使用非常密集的GND孔才能起到隔离的效果。

3)对于内层走线,保护地线可以减小近端串扰。

来源:CSDN,作者:硬件工程师炼成之路

审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    394

    文章

    4683

    浏览量

    85563
  • 模拟信号
    +关注

    关注

    8

    文章

    1128

    浏览量

    52445
  • PCB走线
    +关注

    关注

    3

    文章

    135

    浏览量

    13918
  • GND
    GND
    +关注

    关注

    2

    文章

    539

    浏览量

    38697

原文标题:高速PCB设计中的打孔包地与串扰分析

文章出处:【微信号:mcu168,微信公众号:硬件攻城狮】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PCB设计如何避免

    PCB设计如何避免         变化的信号(例如阶跃信号)沿传输线由 A 到 B 传播,传输线 C-D
    发表于 03-20 14:04 689次阅读

    关于高速PCB设计知识

    高速PCB设计的学习过程是一个需要大家掌握的重要概念。它是电磁干扰传播的主要途径,异步信号线,控制线,和I/O口走线上,
    的头像 发表于 08-22 10:45 2783次阅读
    关于<b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>的<b class='flag-5'>串</b><b class='flag-5'>扰</b>知识

    关于高速PCB设计知识

    高速PCB设计的学习过程是一个需要大家掌握的重要概念。它是电磁干扰传播的主要途径,异步信号线,控制线,和I/O口走线上,
    的头像 发表于 08-29 09:38 2005次阅读
    关于<b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>的<b class='flag-5'>串</b><b class='flag-5'>扰</b>知识

    什么是小间距QFN封装PCB设计抑制?

    。对于8Gbps及以上的高速应用更应该注意避免此类问题,为高速数字传输链路提供更多裕量。本文针对PCB设计由小间距QFN封装引入
    发表于 07-30 08:03

    解决PCB设计消除的办法

    PCB电路设计中有很多知识技巧,之前我们讲过高速PCB如何布局,以及电路板设计最常用的软件等问题,本文我们讲一下关于怎么解决PCB设计
    发表于 11-02 09:19

    高速PCB设计分析与控制

    高速PCB设计分析与控制:物理分析与验证对于确保复杂、高速
    发表于 06-14 10:02 0次下载

    高速PCB设计的影响分析

    信号频率变高,边沿变陡,印刷电路板的尺寸变小,布线密度加大等都使得高速PCB设计的影响显著增加。
    发表于 05-29 14:09 918次阅读
    <b class='flag-5'>串</b><b class='flag-5'>扰</b>在<b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b><b class='flag-5'>中</b>的影响分析

    高速PCB设计如何消除

    PCB布局上的可能是灾难性的。如果不纠正,可能会导致您的成品板完全无法工作,或者可能会受到间歇性问题的困扰。让我们来看看
    的头像 发表于 07-25 11:23 3170次阅读

    PCB设计防止的方法有哪些

    在实际PCB设计,3W规则并不能完全满足避免的要求。
    的头像 发表于 08-19 15:10 7328次阅读

    PCB设计QFN封装的抑制分析

    8Gbps及以上的高速应用更应该注意避免此类问题,为高速数字传输链路提供更多裕量。本文针对PCB设计由小间距QFN封装引入
    发表于 10-19 10:42 0次下载
    <b class='flag-5'>PCB设计</b><b class='flag-5'>中</b>QFN封装的<b class='flag-5'>串</b><b class='flag-5'>扰</b>抑制分析

    如何解决PCB问题

    高速PCB设计,信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号称为信号
    发表于 07-19 09:52 2378次阅读

    如何解决PCB布局问题

    您可能会发现布局和布线会因攻击者的踪迹而产生强烈的。 那么,在设计哪里可以找到,以及在PCB
    的头像 发表于 01-13 13:25 2435次阅读

    高速PCB设计高速信号是否需要地处理

    当我们在做高速PCB设计时,很多工程师都会纠结于地问题,那么高速信号是否需要地处理呢? 首先,我们要明确为什么要
    的头像 发表于 11-09 11:28 8700次阅读

    小间距QFN封装PCB设计抑制分析

    小间距QFN封装PCB设计抑制分析
    发表于 11-04 09:51 2次下载
    小间距QFN封装<b class='flag-5'>PCB设计</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>抑制分析

    PCB设计,如何避免

    PCB设计,如何避免? 在PCB设计,避免
    的头像 发表于 02-02 15:40 1779次阅读