0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

CalligoTech推出首款应用Posit的多核RISC-V处理器

新思科技 来源:新思科技 2024-04-24 10:31 次阅读

在高性能计算(HPC)、大数据和人工智能/机器学习AI/ML)领域占据主导地位的今天,计数系统成为了热议的焦点。尽管传统上各种计算环境常采用浮点数进行运算,但由于Posit在HPC应用中提供了更高的精度,它逐渐受到开发者的青睐。

位于“印度硅谷”的初创公司CalligoTech,专注于开发针对HPC、大数据和AI/ML的产品和解决方案,推动了Posit算法硬件和软件领域的商业化。该公司最近推出的加速器TUNGA采用了基于Unum的新一代算术技术,并且是首款应用Posit的多核RISC-V处理器。借助新思科技的数字设计系列,CalligoTech成功完成了这款处理器的流片工作,并正在致力于交付更高能效的CPU

对于我们这样的初创公司来说,完整的数字设计流程和强有力的支持对我们的成功至关重要。新思科技在这两方面都给予了积极响应,并提供了经过代工厂验证的签核工具,帮助我们顺利完成流片。

为什么Posit如此受关注?

浮点数是计算机编程中实数的数字表示,无论实数大小,都可以用浮点数表示。其中,小数点可以在数字之间“浮动”,从而使得计算更加灵活、结果更加准确。浮点数于20世纪中叶首次引入,自现代计算早期以来一直沿用至今。IEEE浮点运算标准于1985年首次发布。浮点数非常适合一般计算任务,例如图形、声音处理和大多数软件应用。

HPC的兴起对更准确的计数类型提出了需求。于是,Posit应运而生。Posit以数学家John Gustafson博士引入的通用数Unum为基础,是Unum的硬件友好版本。与传统的浮点数相比,Posit可以处理更大范围的数字并提供更高精度的计算,这对于HPC应用来说尤为重要。在HPC应用中,超级计算机需要实时处理繁重的工作负载,因此需要更为准确的计算结果。而且,提高性能并降低功耗是迈向节能CPU的第一步。

CalligoTech成立于2012年,早期致力于开发基于软件和硬件的加速器,2018年开始专注于硬件解决方案,并于同年开始与新思科技开展合作。从2021年开始,CalligoTech的团队开始致力于将其RISC-V加速器设计转化为具体的芯片。该加速器包含一个协处理器,将根据与RISC-V处理器集成的Posit计数系统执行计算。Posit处理器能够以更少的位数生成准确的结果,相当于以更低的功耗实现更高的处理速度,从而形成一个高能效且计算准确的CPU内核,CalligoTech将这种结合了RISC-V架构和Posit技术的处理器核心命名为“CRISP内核”。与传统方案相比,该加速器仅需较低功耗和内存提供更准确的结果,因此非常适合人工智能和其他HPC应用,例如基因组学、石油和天然气仿真、金融、半导体设计、天气建模和医疗卫生等。

在传统的浮点系统中,对数字进行四舍五入可能会导致出现计算误差,进而对HPC应用造成严重影响。基于Posit的计数系统能够带来更出色的计算性能和准确性。我们正在提供一种替代方案,可以为支持AI等计算密集型应用的下一代设计提供助力,有效降低风险。

150万门级的完整芯片设计流程

CalligoTech率先生产出了基于Posit的商用多核RISC-V加速器芯片。回想设计之初,该公司首先需要选择代工厂和适合的工艺设计套件(PDK)库。PDK库的选择会显著影响芯片的功耗、性能和面积(PPA)以及成本,是一个非常关键的决策,需要清晰地了解项目的各方面内容,包括技术节点、设计约束、制造工艺以及与电子设计自动化(EDA)工具的兼容性。

经过综合评估,CalligoTech最终决定使用新思科技数字设计系列来支持其RTL到签核流程。在此过程中,新思科技的技术专家与其团队紧密协作,帮助建立PDK库,并为RTL到签核流程提供PPA优化方案,最终助其实现了PPA目标。不仅如此,新思科技还通过密切合作,帮助该团队中原本习惯使用其他竞品流程的开发者在短时间内熟练掌握了新思科技的设计流程。

新思科技团队让我们对IC Compiler II布局布线解决方案充满了信心,相信其完全可以处理我们设计的所有150万门级。这些数字设计工具的稳定性以及高效的设计流程,结合新思科技团队的专业支持,我们的四名开发者才得以在紧迫时间节点内顺利完成了项目。

CalligoTech将继续构建基于Posit的加速器技术,其团队未来计划将新思科技接口IP和内存IP集成到下一代器件中。


审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19159

    浏览量

    229109
  • 人工智能
    +关注

    关注

    1791

    文章

    46845

    浏览量

    237531
  • 机器学习
    +关注

    关注

    66

    文章

    8377

    浏览量

    132404
  • 大数据
    +关注

    关注

    64

    文章

    8863

    浏览量

    137289
  • RISC-V
    +关注

    关注

    44

    文章

    2228

    浏览量

    46023

原文标题:150万门级 + Posit + RISC-V,这款新一代大规模计算芯片流片成功

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    多核RISC-V处理器供应商超睿科技全力支持RT-Thread Smart,共同赋能“大芯片”生态

    (UltraRISCTechnology),作为高性能多核RISC-V处理器的领先供应商,宣布将全力支持RT-ThreadSmart操作系统,双方共同为大芯片领域提供
    的头像 发表于 10-10 08:08 322次阅读
    <b class='flag-5'>多核</b><b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>供应商超睿科技全力支持RT-Thread Smart,共同赋能“大芯片”生态

    risc-v的发展历史

    了基于RISC-V指令集的服务处理器,安谋科技也推出RISC-V MCU等产品。 学术界与开源社区:
    发表于 07-29 17:20

    RISC-V适合什么样的应用场景

    和低功耗的需求。 可扩展性:RISC-V的模块化设计使得其能够轻松扩展到多核处理器,满足数据中心和云计算领域对大规模并行计算的需求。 6. 教育和研究 开放性和协作性:RISC-V的开
    发表于 07-29 17:16

    请问ESP32s3 ULP RISC-V处理器是否支持ADC的读取?

    我在ULP RISC-V处理器的例程中,没有发现有对ADC的操作,请问RISC-V处理器目前还不支持吗?使用的IDF版本为4.4.2。 我想在ULP模式下,通过ADC来读取外部器件
    发表于 06-14 07:38

    risc-v多核芯片在AI方面的应用

    RISC-V多核芯片能够更好地适应AI算法的不同需求,包括深度学习、神经网络等,从而提高芯片的性能和效率,降低成本,使AI边缘计算晶片更具竞争力。 再者,RISC-V多核设计可以进
    发表于 04-28 09:20

    国产RISC-V MCU推荐

    ,CH583搭载32位青稞RISC-V处理器WCH RISC-V4A,低功耗两级流水线,高性能,拥有多档系统主频,最低32KHz ,拥有特有高速的中断响应机制。 单片搞定Wi-Fi和蓝牙 许多网友也
    发表于 04-17 11:00

    Achronix与Bluespec联合宣布推出支持Linux的RISC-V处理器

    高性能FPGA芯片和嵌入式FPGA(eFPGA)硅知识产权(IP)领域的领先企业Achronix半导体公司,以及RISC-V工具和IP领域的行业领导者Bluespec有限公司,日前联合宣布推出一系列支持Linux的RISC-V
    的头像 发表于 04-15 16:23 551次阅读

    RED Semiconductor宣布推出算法微处理器ISA和硬件设计RISC-V

    4月2日,RED Semiconductor(以下简称 "RED")宣布推出算法微处理器 ISA(指令集架构)和硬件设计 VISC,将 RISC-V 的功能扩展到边缘人工智能、自动驾驶和密码学领域。
    的头像 发表于 04-03 17:31 549次阅读

    fpga和risc-v处理器的区别

    FPGA(现场可编程门阵列)和RISC-V处理器在多个方面存在显著的区别。
    的头像 发表于 03-27 14:21 1039次阅读

    芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案

    本土RISC-V CPU IP领军企业——芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案,提供专业有效的信息安全保护以及加解密功能。
    的头像 发表于 03-11 11:01 1286次阅读
    芯来科技正式发布基于<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>的HSM子系统解决方案

    Andes晶心科技正式推出AndesCore® AX65全新RISC-V乱序执行、超纯量、多核处理器

    高效率、低功耗、32/64 位 RISC-V 处理器核的领先供货商和 RISC-V 国际协会创始首席成员Andes晶心科技,宣布全面推出高性能AndesCore AX65--乱序执行、
    的头像 发表于 01-17 13:48 1255次阅读

    RISC-V处理器对应什么开发环境?

    RISC-V处理器是开源的,那开发环境需要厂商自己开发还是沿用传统的开发环境呢?比如keil
    发表于 01-13 19:18

    Andes晶心科技与WITTENSTEIN合作建构RISC-V处理器安全解决方案

    高效能、低功耗32/64位RISC-V处理器核心领导供货商暨RISC-V国际协会创始首席会员Andes晶心科技(TWSE: 6533)欣然宣布与WITTENSTEIN high integrity
    的头像 发表于 12-13 10:10 722次阅读

    请问risc-v处理器在什么场景和行业应用比较多?

    如题,现在risc-v发展的如此迅猛,不知道这些处理器主要应用在哪些行业比较多呢?
    发表于 12-09 18:37

    瑞萨推出首基于RISC-V指令集架构的处理器内核

    嵌入式硬件专家瑞萨电子宣布推出首基于免费开放的 RISC-V 指令集架构 (ISA) 的完全自主研发的处理器内核。
    的头像 发表于 12-01 17:28 1452次阅读
    瑞萨<b class='flag-5'>推出首</b><b class='flag-5'>款</b>基于<b class='flag-5'>RISC-V</b>指令集架构的<b class='flag-5'>处理器</b>内核