0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

什么是LVDS和JES204B?为什么要使用LVDS或JESD204B标准?

泰克科技 来源:泰克科技 2024-04-30 11:22 次阅读

引言

信号链是连接真实世界和数字世界的桥梁。随着ADC采样率和采样精度的提升,接口芯片的信号传输速度也越来越快,高速信号传输的各种挑战慢慢浮现出来了。相比传统的CMOS传输技术,在信号链中引入LVDS或JESD204B,可以实现更高的信号传输速率,更低的功耗,具备更好的抗干扰性 (信噪比更佳),而且线束数量会大幅降低。

什么是LVDS和JES204B?

LVDS(Low-Voltage Differential Signaling ,低电压差分信号)是美国国家半导体(National Semiconductor, NS,现TI)于1994年提出的一种信号传输模式的电平标准,它采用极低的电压摆幅传输高速差分数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰等优点,已经被广泛应用于串行高速数据通讯的各个场合,比较广为人知的有笔记本电脑的液晶显示,数据转换器(ADC/DAC)的高速数字信号传输,汽车电子视频码流传输等。

JESD204是标准化组织JEDEC,针对数据转换器(ADC和DAC)和逻辑器件(FGPA)之间进行数据传输,而制定的高速串行接口。JESD204采用CML (Current-Mode Logic)技术来传输信号,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率,并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升,以及FPGA芯片对JESD204B标准的广泛支持,JESD204在高速转换器和集成RF收发器的应用中也变得更为常见。

0e84d1ea-01ff-11ef-a297-92fbcf53809c.png

高速信号传输的实际应用

LVDS是一种电流驱动的高速信号,在发送端施加一个3.5mA的恒定电流源。控制开关管的通断,就可以使得发送端流向接收端的电流,在正向和反向之间不断变化,从而在接收端的100欧姆差分负载上实现+/-350mV的差分电压变化,最高可实现3.125Gbps的高速数据传输。LVDS采用差分线的传输方式,会带来几个显著的优势:

●a. 允许发送端和接收端之间存在共模电压差异(0-2.4V范围内)

●b. 优秀的抗干扰能力,信噪比极佳

●c. 极低的电压摆幅,功耗极低

0f7d960e-01ff-11ef-a297-92fbcf53809c.png

图2. LVDS的工作方式

传统的LVDS采用同步时钟的方式,使用一对差分时钟,为最多三对数据信号提供时钟参考。每个时钟周期内,每对数据传输7 bits信息。需要用到SerDes芯片,在发送时,将并行信号通过并/串转换,变成高速串行信号;在接收到高速串行信号时,使用串/并转换,还原并行信号。

0fc30176-01ff-11ef-a297-92fbcf53809c.png

图3. LVDS 同步时钟为数据提供参考

现在使用的LVDS也支持8b/10b SerDes来实现更高效的信号传输。这种传输方式不再需要用到时钟信号,只需要传输Data信号就可以了,节省了一对差分线。通过8b/10b编码,将8bit有效数据映射成10bit编码数据,这个过程中虽然增加了25%的开销,但可以确保数据里有足够频繁的信号跳变。

在收到信号后,通过锁相环(PLL)从数据里恢复出时钟。这种传输架构称之为嵌入式时钟(Embeded Clock)。8b/10b编码还可以让传输信号实现直流平衡(DC Balance),即1的个数和0的个数基本维持相等。直流平衡的传输链路可以串联隔直电容,提升链路的噪声和抖动性能。嵌入式时钟和8b/10b被广泛用于工业高速传输标准,比如PCIe,SATA, USB3等,也包括JESD204 (CML)。

0fee205e-01ff-11ef-a297-92fbcf53809c.png

图4. LVDS内嵌时钟的工作方式(图片来源TI)

不同于LVDS的是, CML(Current-Mode Logic)采用电压驱动的方式,在源端施加一个恒定的电压Vcc。通过控制开关管的通断,接收端就可以得到变化的差分电压。CML使用嵌入式时钟和8b/10b编码,工作电压比LVDS更高,同时在发送和接收芯片里使用均衡技术,以确保高速、长距离传输时仍具有很优秀的误码率。使用CML技术的JESD204B可支持高达12.5Gbps的data rate,其最新的C版本甚至可以支持高达32Gbps data rate。

101ac1a4-01ff-11ef-a297-92fbcf53809c.png

图5. CML信号传输方式

那么我们在设计高速接口芯片时,到底应该使用LVDS还是CML(JESD204)呢?简单的原则是,CML速率更高,而LVDS则功耗更低。

1030a186-01ff-11ef-a297-92fbcf53809c.png

图6. LVDS和CML的选择

当Data Rate低于2Gbps时,LVDS的应用更为广泛,其功耗更低,抗干扰强,较宽的共模电压范围让互连的要求变得很低。LVDS还有支持多点互连的M-LVDS和B-LVDS标准,可以多节点互连,应用场景非常丰富。当Data rate高于3.125Gbps就必须要使用CML了。当Data Rate在2G到3.125Gbps之间时,要综合考虑功能性,性能,和功耗的平衡。比如说传输距离较长,但信号品质要求又很高的时候,考虑用CML;传输距离较短,要求长续航,低功耗的时候,考虑用LVDS。



审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 信噪比
    +关注

    关注

    3

    文章

    260

    浏览量

    28618
  • lvds
    +关注

    关注

    2

    文章

    1042

    浏览量

    65782
  • 数据转换器
    +关注

    关注

    1

    文章

    363

    浏览量

    27998
  • ADC采样
    +关注

    关注

    0

    文章

    134

    浏览量

    12838
  • 差分电压
    +关注

    关注

    0

    文章

    15

    浏览量

    9574

原文标题:【做信号链,你需要了解的高速信号知识(一)】为什么要使用LVDS或JESD204B标准?

文章出处:【微信号:泰克科技,微信公众号:泰克科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    JESD204B的系统级优势

    FPGA 协作。他们特别感兴趣的是 JESD204B 接口将如何简化设计流程。与 LVDS 及 CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显著的优势,包括
    发表于 09-18 11:29

    串行LVDSJESD204B的对比

    的应用中,数据转换器接口已成为满足所需系统性能的制约因素。图3 – 使用并行CMOSLVDS带来的系统设计与互连的挑战JESD204B概述JESD204数据转换器串行端口
    发表于 05-29 05:00

    JESD204B串行接口时钟的优势

    的时钟规范,以及利用TI 公司的芯片实现其时序要求。1. JESD204B 介绍1.1 JESD204B 规范及其优势 JESD204 是基于SerDes 的串行接口标准,主要用于数模
    发表于 06-19 05:00

    JESD204B协议有什么特点?

    在使用最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。那么在解决 ADC 至 FPGA
    发表于 04-06 06:53

    宽带数据转换器应用的JESD204B与串行LVDS接口考量

    使用并行CMOSLVDS带来的系统设计与互连的挑战。  JESD204B OVERVIEW  JESD204B概述  The JESD204
    发表于 11-03 07:00

    JESD204B协议介绍

    在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
    发表于 11-21 07:02

    JESD204B的优势

    的是 JESD204B 接口将如何简化设计流程。与 LVDS 及 CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显著的优势,包括更简单的布局以及更少的引脚数。因
    发表于 11-23 06:35

    JESD204B协议概述

    在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
    发表于 04-08 04:48 2361次阅读
    <b class='flag-5'>JESD204B</b>协议概述

    JESD204B标准及演进历程

    在从事高速数据撷取设计时使用FPGA的人大概都听过新JEDEC标准JESD204B」的名号。近期许多工程师均联络德州仪器,希望进一步了解 JESD204B 接口,包括与FPGA如何互动、JE
    发表于 11-18 02:57 1.4w次阅读

    宽带数据转换器应用的JESD204B与串行LVDS接口考量

    本文余下篇幅将探讨推动该规范发展的某些关键的终端系统应用,以及串行低压差分信号(LVDS)和JESD204B的对比。
    的头像 发表于 08-01 09:34 1412次阅读
    宽带数据转换器应用的<b class='flag-5'>JESD204B</b>与串行<b class='flag-5'>LVDS</b>接口考量

    在串行LVDSJESD204B接口之间选择

    本文余下篇幅将探讨推动该规范发展的某些关键的终端系统应用,以及串行低压差分信号(LVDS)和JESD204B的对比。
    的头像 发表于 08-05 14:18 1540次阅读
    在串行<b class='flag-5'>LVDS</b>和<b class='flag-5'>JESD204B</b>接口之间选择

    理解JESD204B协议

    理解JESD204B协议
    发表于 11-04 09:52 4次下载
    理解<b class='flag-5'>JESD204B</b>协议

    JESD204B学习手册

    JESD204B接口一般用在高速的AD和DA芯片上,用于传输采集到的数据。该接口相比LVDS可以减少大量的IO管脚,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pd
    的头像 发表于 12-22 09:45 2557次阅读

    JESD204B是FPGA中的新流行语吗

    JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JESD204B”。与LVDS和CMOS
    的头像 发表于 05-26 14:49 739次阅读
    <b class='flag-5'>JESD204B</b>是FPGA中的新流行语吗

    JESD204B使用说明

    JESD204B IP核作为接收端时,单独使用,作为发送端时,可以单独使用,也可以配合JESD204b phy使用。 JESD204B通常配合ADDA使用,替代
    的头像 发表于 12-18 11:31 53次阅读
    <b class='flag-5'>JESD204B</b>使用说明