0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DFT之MBIST存储器内建自测试原因

快乐的芯片工程师 来源:快乐的芯片工程师 2024-05-19 09:14 次阅读

MBIST是Memory Build-In-Self Test的简称,意为存储器内建自测试。“内建”的含义是指针对存储器的测试向量不是由外部测试机台(ATE:Auto-Test-Equipment)生成,而是由内建的存储器测试逻辑自动产生,并进行结果的对比。MBIST测试中,只需要从机台通过JTAG标准接口下达测试的指令,就可以从TDO接口获取测试结果。

c8a20cc2-152e-11ef-b74b-92fbcf53809c.png

为什么要进行内建自测试呢?原因主要有:

a)存储器在很小的面积内集成了很多存储单元,对ATE的测试成本过高,不适用于从外部灌入针对存储器的测试向量;

b)Memory测试的特殊性——需要测试的单元很多,但分布规整,可利用算法批量产生测试向量;

c)在线测试的需求——汽车电子的安全性,需求在芯片运行时仍保持在线测试(即不依赖测试机台,可集成于板级、芯片内或由软件调用,来实现随时随需的测试),随时排除可能出现的故障。

因此我们可总结出内建自测试的优势:因为测试向量由内部逻辑生成,相应模块可同被测试的存储器一同工作在内部的高速功能时钟下,而无需由机台慢速时钟移入测试向量,可节省大量的测试时间;另一方面,对比验证也同样交给内部逻辑自行完成,测试机台只需要收集测试结果,也可大幅减少测试时间。代价是内建自测试的逻辑对面积的占用很高,也不具备自由配置或更改测试向量的条件。

c8bca60e-152e-11ef-b74b-92fbcf53809c.png

MBIST技术的缺点是增加了芯片的面积并有可能影响芯片的时序特性,然而,随着存储器容量的增加,这种方法所增加的芯片面积所占的比例相对很小,而且这种测试技术还有很多其它技术优势。首先它可以实现可测性设计的自动化,自动实现通用存储器测试算法,达到高测试质量、低测试成本的目的;其次MBIST电路可以利用系统时钟进行“全速”测试,从而覆盖更多生成缺陷,减少测试时间;最后它可以针对每一个存储单元提供自诊断和自修复功能。

此外MBIST的初始化测试向量可以在很低成本的测试设备上进行。所以,从高测试质量、低测试成本的角度考虑,MBIST是目前嵌入式存储器测试设计的主流技术。


审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 存储器
    +关注

    关注

    38

    文章

    7534

    浏览量

    164485
  • JTAG
    +关注

    关注

    6

    文章

    401

    浏览量

    71905
  • DFT
    DFT
    +关注

    关注

    2

    文章

    231

    浏览量

    22865

原文标题:DFT 之 MBIST存储器内建自测试

文章出处:【微信号:快乐的芯片工程师,微信公众号:快乐的芯片工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    DFT设计—MBIST算法测试

    当SoC上有超过80%的芯片面积被各种形式的存储器占用之时,存储器DFT测试已经变得非常重要。
    的头像 发表于 12-09 09:56 5381次阅读
    <b class='flag-5'>DFT</b>设计—<b class='flag-5'>MBIST</b>算法<b class='flag-5'>测试</b>

    FinFET存储器的设计挑战以及测试和修复方法

    现在,随着FinFET存储器的出现,需要克服更多的挑战。这份白皮书涵盖:FinFET存储器带来的新的设计复杂性、缺陷覆盖和良率挑战;怎样综合测试算法以检测和诊断FinFET存储器具体缺
    发表于 09-30 13:48 3271次阅读
    FinFET<b class='flag-5'>存储器</b>的设计挑战以及<b class='flag-5'>测试</b>和修复方法

    IC测试中三种常见的可测性技术

    法是一种针对时序电路芯片的DFT方案.其基本原理是时序电路可以模型化为一个组合电路网络和带触发(Flip-Flop,简称FF)的时序电路网络的反馈。内建自测试  
    发表于 12-15 09:35

    F28069的CAN通讯将自测试改成正常模式无法正常工作

    自己做的板子,现在用F28069调试CAN通信,应用controlsuite例程自测试功能,可以运行,收发正常,将自测试改成正常模式,就无法正常工作
    发表于 09-07 11:24

    运算放大器测试基础自测试电路与双运算放大器测试电路配置

    (VOS)。 电压失调测量(自测试法) 测量方法与自测试环路相同。看看图 3,其中环路放大器配置为单位增益缓冲,因此它不会发生振荡或进入电源轨。使用自测试环路方法测量 VOS 时
    发表于 09-07 11:04

    多片SRAM的可测试设计怎么优化?

    测试设计显得尤为重要。对于单片或者数量很小的几片嵌入式SRAM,常用的测试方法是通过存储器内建自测试M
    发表于 10-25 06:28

    dft测试性设计

    dft测试性设计,前言可测试性设计方法之一:扫描设计方法可测试性设计方法之二:标准IEEE测试访问方法可
    发表于 07-22 09:10

    Arm PMC-100可编程MBIST控制技术参考手册

    /关机或检测到奇偶校验或纠错码(ECC)错误时执行测试。 它是可编程的和高度参数化的,因此,它可以与任何支持在线存储器内建自测试(MBIST
    发表于 08-17 07:10

    嵌入式存储器内建自测试的一种新型应用

    嵌入式存储器内建自测试的一种新型应用孙华义 郑学仁 闾晓晨王颂辉吴焯焰 华南理工大学微电子研究所广州 510640摘要:当今,嵌入式存储器在SoC 芯片面积中所占的比例越来
    发表于 12-20 09:26 38次下载

    高速互连自测试技术的原理与实现

    芯片间的互连速率已经达到GHz量级,相比较于低速互连,高速互连的测试遇到了新的挑战。本文探讨了高速互连测试的难点,传统互连测试方法的不足,进而介绍了互连内建
    发表于 07-31 17:00 15次下载

    Flash存储器内建自测试设计

    内建自测试是一种有效的测试存储器的方法。分析了NOR型flash存储器的故障模型和测试
    发表于 07-31 17:08 35次下载

    ±50g自测试电路图

    ±50g自测试电路图
    发表于 07-03 12:03 445次阅读
    ±50g<b class='flag-5'>自测试</b>电路图

    嵌入式存储器内建自修复技术

    嵌入式存储器正逐渐成为SoC的主体结构,对嵌入式存储器进行内建自测试(BIST, Build-in Self-Test)和内建自修复(BIS
    发表于 05-28 16:39 53次下载
    嵌入式<b class='flag-5'>存储器</b><b class='flag-5'>内建</b>自修复技术

    关于芯片设计的前端设计实现

    LBIST (Logic build-in-self test), 逻辑内建自测试。和MBIST同理,在关键逻辑上加上自测试电路,看看逻辑cell有没有工作正常。BIST总归会在芯片里
    发表于 08-29 15:33 2898次阅读

    UM2986 STM32U5系列IEC 60730自测试库用户指南

    UM2986 STM32U5系列IEC 60730自测试库用户指南
    发表于 11-22 08:21 0次下载
    UM2986  STM32U5系列IEC 60730<b class='flag-5'>自测试</b>库用户指南