电子发烧友网报道(文/周凯扬)在当下的数据中心中,基于Arm Neoverse的各种服务器芯片抢占了不少份额,比如AWS的Graviton等。这类服务器芯片以极高的性能和极低的功耗,为云服务厂商提供了极致的性价比方案。然而可以被视为功臣的,不只是背后的Neoverse核心IP,还有将数十个处理器核心连接起来的NoC IP。
高端处理器芯片必备的NoC IP
在当下的SoC设计中,为何需要NoC这一互联IP。首先对于非x86的架构而言,要想在同规格的芯片中达到类似的多核性能往往很难实现,所以更多的核心数才是弯道超车的机会,这也就是我们看到Arm打入服务器阵营的首批产品,都是基于数十个Arm核心构筑的。
早在Arm早期的CoreLink CCN-512这一方案中,就已经支持到了48核的芯片,同时可以保证缓存一致性。而如今的CoreLink CMN-700更是已经支持到12x12的mesh网络和最高128个CPU簇。这样的NoC IP方案,也成了Arm Neoverse架构实现超多核配置的关键组件。
但Arm的CoreLink方案仅仅局限在Arm核心上,如果想用其他架构或是异构的多核方案,就必须寻找另外的选择。而在目前商业化较为成功的NoC IP中,除了Arm的CoreLink CMN系列以外,就非Arteris莫属了。其客户包含各大汽车芯片和AI芯片参加,包括海思、大疆、寒武纪、Mobileye等等。Arteris的NoC分为缓存一致和非缓存一致的NoC IP,分别为Ncore和Flex系列。
在Flex系列中,针对不同大小的SoC设计,Arteris推出了FlexWay入门级NoC IP,用于小型到中型的SoC设计,主要面向成本效益高、低功耗的IoT边缘设备,但同时也需要FlexWay提供的高带宽。而针对大型SoC设计,Arteris的FlexNoC提供了更大的Mesh生成选项(5x5)。
然而针对汽车、机器视觉以及高性能计算等场景,需要各个处理单元在共享内存上同步,同时需要解决多个一致性协议的兼容问题,比如CHI-E和CHI-B等。所以Arteris推出了Ncore这一缓存一致性NoC IP,支持以更高的处理器频率和更低的时延来打造多核SoC。诸如Mobileye、Tenstorrent和NXP等,都是Arteris Ncore IP的授权客户。
然而,即便对于Arteris的Ncore NoC IP来说,也并没有做到像Arm CoreLink CMN一样做到上百个核心的互联,尽管在最新的Ncore 3.6中最高支持到16个CPU簇,但市面上似乎并没有具体落地的产品。
开源NoC IP
今年5月21日,北京开芯院发布了全球首个开源的NoC IP,温榆河。据了解,温榆河的开发从2022年就开始了,并获得了多家企业的支持。同时,第二代NoC IP的研发工作也已经启动,后续产品会为“香山”RISC-V核心提供更紧密的适配和优化,并更好地支持AI加速器的互联与扩展。
温榆河不仅做到全球首个开源的NoC IP,更是实现了对64核互联的开发和验证。中国科学院计算技术研究所副所长包云岗也展示了在FPGA平台上使用“温榆河”实现16个RISC-V核互联,加载Linux并运行多个程序。
写在最后
温榆河的发布不仅是开源芯片设计的一次创举,也为打造更多基于RISC-V架构的服务器芯片提供了信心。目前市面上叫得出名字的RISC-V服务器芯片可谓少之又少,但基于Arm架构的服务器芯片却在如雨后春笋般冒头,而且设计者都是云服务厂商巨头。温榆河发布后,受益的不仅是开源核心,还有不少商业IP厂商,未来超多核的RISC-V服务器芯片又少了一块设计壁垒。
高端处理器芯片必备的NoC IP
在当下的SoC设计中,为何需要NoC这一互联IP。首先对于非x86的架构而言,要想在同规格的芯片中达到类似的多核性能往往很难实现,所以更多的核心数才是弯道超车的机会,这也就是我们看到Arm打入服务器阵营的首批产品,都是基于数十个Arm核心构筑的。
早在Arm早期的CoreLink CCN-512这一方案中,就已经支持到了48核的芯片,同时可以保证缓存一致性。而如今的CoreLink CMN-700更是已经支持到12x12的mesh网络和最高128个CPU簇。这样的NoC IP方案,也成了Arm Neoverse架构实现超多核配置的关键组件。
但Arm的CoreLink方案仅仅局限在Arm核心上,如果想用其他架构或是异构的多核方案,就必须寻找另外的选择。而在目前商业化较为成功的NoC IP中,除了Arm的CoreLink CMN系列以外,就非Arteris莫属了。其客户包含各大汽车芯片和AI芯片参加,包括海思、大疆、寒武纪、Mobileye等等。Arteris的NoC分为缓存一致和非缓存一致的NoC IP,分别为Ncore和Flex系列。
在Flex系列中,针对不同大小的SoC设计,Arteris推出了FlexWay入门级NoC IP,用于小型到中型的SoC设计,主要面向成本效益高、低功耗的IoT边缘设备,但同时也需要FlexWay提供的高带宽。而针对大型SoC设计,Arteris的FlexNoC提供了更大的Mesh生成选项(5x5)。
然而针对汽车、机器视觉以及高性能计算等场景,需要各个处理单元在共享内存上同步,同时需要解决多个一致性协议的兼容问题,比如CHI-E和CHI-B等。所以Arteris推出了Ncore这一缓存一致性NoC IP,支持以更高的处理器频率和更低的时延来打造多核SoC。诸如Mobileye、Tenstorrent和NXP等,都是Arteris Ncore IP的授权客户。
然而,即便对于Arteris的Ncore NoC IP来说,也并没有做到像Arm CoreLink CMN一样做到上百个核心的互联,尽管在最新的Ncore 3.6中最高支持到16个CPU簇,但市面上似乎并没有具体落地的产品。
开源NoC IP
今年5月21日,北京开芯院发布了全球首个开源的NoC IP,温榆河。据了解,温榆河的开发从2022年就开始了,并获得了多家企业的支持。同时,第二代NoC IP的研发工作也已经启动,后续产品会为“香山”RISC-V核心提供更紧密的适配和优化,并更好地支持AI加速器的互联与扩展。
温榆河不仅做到全球首个开源的NoC IP,更是实现了对64核互联的开发和验证。中国科学院计算技术研究所副所长包云岗也展示了在FPGA平台上使用“温榆河”实现16个RISC-V核互联,加载Linux并运行多个程序。
写在最后
温榆河的发布不仅是开源芯片设计的一次创举,也为打造更多基于RISC-V架构的服务器芯片提供了信心。目前市面上叫得出名字的RISC-V服务器芯片可谓少之又少,但基于Arm架构的服务器芯片却在如雨后春笋般冒头,而且设计者都是云服务厂商巨头。温榆河发布后,受益的不仅是开源核心,还有不少商业IP厂商,未来超多核的RISC-V服务器芯片又少了一块设计壁垒。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
单芯片
+关注
关注
3文章
403浏览量
34369 -
IP
+关注
关注
5文章
1429浏览量
148512 -
NoC
+关注
关注
0文章
36浏览量
11689 -
RISC-V
+关注
关注
42文章
2008浏览量
45364
发布评论请先 登录
相关推荐
使用两块esp32进行espnow通信,期中一块工作在ap+sta模式,另一块工作在sta模式,发出的结果收不到为什么?
我使用两块esp32进行espnow通信,当他们都工作在ap模式或都工作在sta模式时可以正常通信,但是!!!当期中一块工作在ap+sta模式时,另一块工作在sta模式,都使用sta接口进行espnow通信,结果发送出去后另
发表于 06-21 06:27
设计基于XMC1302的电路板,在同一块电路板上使用单分流FOC,但电机没有响应,为什么?
我们有一块定制设计的基于 XMC1302 的电路板,它可以很好地为无刷直流电源标量霍尔和无传感器提供单并联电流检测功能。
我们正试图在同一块电路板上使用单分流 FOC,但电机没有响应。
发表于 05-31 06:35
risc-v多核芯片在AI方面的应用
得RISC-V多核芯片能够更好地适应AI算法的不同需求,包括深度学习、神经网络等,从而提高芯片的性能和效率,降低成本,使AI边缘计算晶片更具竞争力。
再者,RISC-V的多核设计可以进
发表于 04-28 09:20
STM32有什么办法可以测试在操作一块flash时,刚好完成了一半就被另外一块地址的flash操作打断了的这种情况?
有什么办法可以测试在操作一块flash的时候,刚好完成了一半就被另外一块地址的flash操作打断了的这种情况? ,主要是想看这样操作是否可以以及操作会出现什么异常?启动模式SRAM或者 flash 都可以, 不知道有没有高手帮忙
发表于 04-18 06:51
使用CY7C68013A芯片做了一块数据采集卡,拿到环境比较复杂的工业现场会出现设备丢失问题怎么解决?
大家好,我现在使用CY7C68013A芯片做了一块数据采集卡,在实验室环境下运行正常,但拿到环境比较复杂的工业现场,就会出现板卡正常运行过程中出现设备丢失问题,设备丢失后且不能自动恢复,需要插拔一
发表于 02-29 07:27
AD7280A菊花链中的AD7280A只能放在同一块PCB板上吗?
AD7280A菊花链中的AD7280A只能放在同一块PCB板上吗?
菊花链最多能连8个AD7280A是吗?
这8个AD7280A都必须放在同一块PCB板上吗?
发表于 12-20 08:09
AD7747在单端模式下,被测电容的一块极板接AD7747的CIN1(+),另一块极板需要接到AD7747的GND吗?
对于AD7747,请问在单端模式下,被测电容的一块极板接AD7747的CIN1(+),另一块极板需要接到AD7747的GND吗,还是可以不接?谢谢!
发表于 12-04 06:01
高性能ADC/DAC芯片供应商奇历士与世强先进达成合作
众所周知,ADC和DAC是真实世界与数字世界的桥梁,具有高技术壁垒、不可替代、广泛应用的特点,其中高速高精度ADC,更是具有非常高的技术壁垒,被称为模拟电路皇冠上的掌上明珠。
欧莱新材IPO丨持续研发投入,构建核心技术壁垒
、欧莱新材半导体集成电路靶材研发试制基地项目及补充流动资金。 持续研发投入,构建核心技术壁垒 作为国家高新技术企业,欧莱新材一直以来高度重视技术研发在企业发展中的重要性,并持续加大在研发方面的投入。据欧莱新材IPO招股书披露,公
软核与fpga如何共用一块flash?
软核与fpga如何共用一块flash?
目前fpga开发板上只有一个flash,用nuclei 向软核中下载程序掉电就不跑了,请问怎么解决?
发表于 08-12 06:05
AI机器人核心技术:机器视觉和工业相机
工业相机是机器视觉设备中价值量最高的组件(占比23%),由图像传感器、图像采集卡、各类芯片组成,技术壁垒较高。
发表于 07-11 12:17
•1626次阅读
![AI机器人核心<b class='flag-5'>技术</b>:机器视觉和工业相机](https://file1.elecfans.com/web2/M00/8C/75/wKgZomSs2HaAI0QKAAA826-4eG0597.png)
评论