晶体和振荡器印刷电路板设计注意事项

晶体和振荡器印刷电路板设计注意事项

在布置印刷电路板以接受组件并为其提供最佳可能性时在它们的最佳状态下执行是一项复杂的任务，例如对信号及其路由进行计时。如果我们遵循一些行业标准规则，电磁干扰问题可以最小化，而不需要复杂的公式和昂贵的模拟工具。

PCB布局变得越来越重要的原因是由于减小板尺寸和增加集成度的趋势。更小的外形尺寸和更低的功率电子器件都会导致考虑因素。开关频率越高，将产生越多的辐射。与良好布局，许多EMI问题可以最小化以满足所需的规范。

水晶印刷电路板（PCB）设计指南

•将PCB上的晶体和外部负载电容器尽可能靠近芯片的振荡器输入和输出引脚。

•振荡电路中的迹线长度应尽可能短，且不得与其他信号线交叉。

•避免迹线出现直角弯曲

•在使用三次谐波晶体的情况下，确保负载电容器CX1、CX2和CX3具有公共接地平面。

•环路必须尽可能小，以最大限度地减少通过PCB耦合的噪声，并尽可能减少任何寄生现象。

•请勿在水晶单元下方布置接地（GND）图案。

•请勿在多层PCB的晶体单元下运行数字/RF信号线或电源。

振荡器印刷电路板（PCB）设计指南

•将振荡器封装布局在PCB上，尽可能靠近负载或芯片的输入引脚。

•迹线的长度应尽可能短，不得与其他信号线交叉。

•避免迹线出现直角弯曲。45°角区域的电容增加改变了迹线的特性阻抗，导致反射。这可以通过使直角变圆来减轻。

•使用串联端接来减少源和端接之间的驻波。这是

通过将电阻器串联插入尽可能靠近振荡器的输出引脚来构造。为了进行适当的阻抗匹配，时钟驱动器的输出阻抗加上串联端接电阻器应等于迹线阻抗。

•保持差分输出轨迹尽可能接近相同的长度和尽可能接近。这

增加了迹线之间的耦合因子，将噪声带入共模，这对于差分输入级来说问题较小。

•一个好的做法是将振荡器连接到公共接地平面。

•不要在晶体单元下布置接地（GND）图案，这会增加寄生电容。

•不要在多层PCB的振荡器下运行数字/RF信号线或电源，因为这会增加噪音。

皮尔斯振荡器布局

以上几点对于微处理器使用的皮尔斯振荡器的应用是重要的。看见

下面的电路和使用4片晶体的皮尔斯振荡器的典型布局。

晶体振荡器环路在振荡器频率下具有低输入阻抗，但具有高输入谐振频率范围之外的阻抗特性。

当在其附近施加电场时，这种高阻抗特性容易受到EMI的影响。

较新的技术已经将振荡器信号电平限制在<1V，使其更容易受到影响。为了强调保持低杂散PCB电容的重要性，突出显示了中的Cs,计算晶体的CL越低，杂散PCB电容对设计

负载电容器C1/C2的接地连接应尽可能短，以避免与其他电路的接地电流。XTAL IN和XTAL OUT引脚通常在加工机寄生电容可能是一个问题，因此迹线的布线应尽可能远,同时保持它们尽可能短。

可以看到的典型电容可能是：

–XTAL IN接地：1pF

–XTAL OUT接地：2pF

–XTAL IN到XTAL OUT：0.5pF

大多数常见的水晶类型都有接缝密封的外壳，其中外壳盖与接地引脚。对于这种类型的封装，建议将引脚接地，以减少盖子的EMI电位。需要注意的是，接缝密封包装提供了更好的性能。这个另一种密封方法是玻璃密封晶体，由于这个过程，盖子与接地引脚。对于这种类型的封装，不建议将晶体上的接地引脚接地。

电磁兼容性（EMC）

电磁兼容性是指电气部件、设备和系统的功能

正如在他们的环境中设计的那样。这是通过限制无意的生成、传播和接收电磁能量。这些不需要的噪声源被称为电磁

干扰（EMI）。EMC的目标是在一个通用的电磁环境。

地平面当与模拟或数字电路以及混合组件一起使用时，接地平面是有效的。

接地连接是根据需要进行的，而不是在整个布局中统一进行。

接地平面不是通过简单地用铜填充所有空白空间并将其连接到地其功能是允许回流流动，理想的布局应具有最小值,因此，使用多层板。整个均匀层可以用于接地，一个接电源，另一个接信号。这增强了层间电容的分布。

它还具有在高频下电源和地之间的低阻抗的额外优点。

单个孔对地平面没有影响，但大槽有影响被其他轨道或孔中断，正常的低电感电流被转移到障碍物周围

并且有效地增加了电感。只有当它们没有穿过高di/dt流量的线路时，才应允许中断。下面的轨道

携带高开关电流或快速逻辑边沿的部件将引起感应电容。甚至一个将地平面的两段连接起来的非常窄的轨道总比没有好。在高频下，这包括数字逻辑边缘转换，电流倾向于遵循包围最小的路径磁通量。这意味着地平面回流更倾向于集中在相应的信号轨道。

一些电路板制造商不建议留下大面积的铜，因为这可能会导致阻焊剂的板翘曲或龟裂。如果这可能是一个问题，您可以更换坚实的地面在不降低其有效性的情况下，通过交叉影线图案将其平面化。焊接连接到

接地平面，或板表面的任何其他大面积铜，你应该“突破”从接地区域移除焊盘，并使用短长度的轨道进行连接。这样可以防止接地平面在焊接过程中不会充当散热器，以实现可靠的连接。

电磁干扰（EMI）

辐射-EMI

什么是辐射发射（或EMI）测试？

辐射发射测试包括测量发射的电磁场强度,是您的产品无意中生成的。发射是开关电压固有的，并且任何数字电路内的电流。这将让你知道排放水平，然后你可以确定它们是否会影响系统或周围系统的性能。

传导-EMI

每个电子设备都会产生电磁能，其中的某一部分会传导到所述电源并且潜在地耦合到所述外部电源。

为了限制干扰量，您的设备可以重新耦合到电源上；测试实验室测量这些排放。通常，他们对的带宽中的发射感兴趣,150千赫～30兆赫。他们检查辐射并验证其是否符合规定的限值。

EMI测试程序和水平由CISPR管理：国际无线电特别委员会干扰欲了解更多信息，请访问国际电工委员会

排放测试.

根据ANSI C63.4，LISN（或LISN）位于地面上，而您的产品位于桌子上（或如果设备很大，则保持落地）。LISN的RF端口直接连接到频谱分析仪（或通过瞬态限制器防止电压尖峰造成的损坏）。

传导发射适用性

传导发射测试通常在连接到交流电源的设备上进行。那是无论您是否使用经过预认证的AC-DC电源适配器。对于一些标准，对从DC电源操作的设备也存在限制。

传导发射建议

在不详细介绍传导排放合规性电路设计的情况下，有几个可以将未通过排放测试的风险降至最低的简单方法：

•始终为您需要通过的限制提供额定电源

•如果您的设备是“B类”设备，请确保提供B类适配器。一个适配器只通过了A类限制，不太可能导致系统通过。B类适配器没有保证B级传导排放通过，但这肯定会有所帮助。

•同样，对于更严格的医疗、汽车或航空航天限制，始终寻求供应世卫组织的规范声称符合相关限制。

•将至少3种不同的电源带到测试实验室

•如果您的设备使用外部AC-DC电源适配器，请从制造商以防万一。如果你失败了，你可以把它换掉，看看其他用品是否会导致通过

•检查电源导轨是否有波纹。

•如果你有很好的清洁电源，你的PDN和去耦很可能很好形状如果你看到开关电源产生过多的纹波或尖峰，这种噪音很可能出现在电源的交流侧。

•如果有必要拆分接地平面，例如分离模拟和数字接地以避免噪声耦合，要小心，因为分裂的接地平面可以充当缝隙天线和辐射。在这些情况下，仅在单个点连接拆分的地平面。这个公共接地连接越多，创建的环路越多，EMI也就越多设计将辐射。

•许多设计将具有旁路和去耦电容器；可以减少回流路径通过将它们连接到地。这减小了接地回路的尺寸，因此辐射只是要确保不要在电源平面和不相关的接地平面，这可能导致电容耦合。