0706线下活动 I DDR4/DDR5内存技术高速信号专题设计技术交流活动

01

活动主题

DDR4/DDR5内存技术高速信号专题设计技术交流活动

时间：2024年7月6日（本周六） 10：00

地点：深圳市南山区科技南十二路曙光大厦1002（深圳地铁1号线，高新园地铁站D出口200米）

02

活动内容

1、本次活动重点分析DDR4/DDR5的内存控制原理，内存控制技术中的读写原理方法、原理图设计和关键的信号特征。讲解DDR4/DDR5的原理图设计技巧，PCB设计中拓扑规划，布局的设计技巧，阻抗的控制技巧，基于拓扑的规则设计技巧等。

2、从DDR4/DDR5内存地址、数据、命令、控制信号的原理入手讲解在设计中的各种布线绕线的技巧办法等。

3、讲解DDR4/DDR5设计中的寄生参数的提取办法和阻抗的控制技巧，延迟实际的控制技巧，Z方向过孔的补偿处理等，同组内数据的拟合与对比办法等，保证设计即正确的办法。

03

活动说明

热烈欢迎大家积极参与讨论和技术交流，活动参与无需任何费用，优先邀请内群学习朋友和有急需解决技术问题的朋友前来。考虑到场地有限（仅限8人），需要报名的朋友，请扫描下面二维码，现场提供茶水咖啡及小零食，欢迎大家。

04

活动截图