0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

灿芯半导体推出通用高性能小数分频锁相环IP

灿芯半导体BriteSemi 来源:灿芯半导体BriteSemi 2024-07-09 14:13 次阅读

2024年07月09日,一站式定制芯片及IP供应商——灿芯半导体(上海)股份有限公司(灿芯股份,688691)宣布成功研发出一款通用高性能小数分频锁相环(fractional-N PLL)IP,支持24bits高精度小数分频,最高输出频率4.5Ghz,另外还支持扩频时钟(SSC)功能,可以为客户提供多功能的小数分频 PLL解决方案。

PLL电路一般用于产生输出频率,输出频率值与PLL的参考输入频率呈倍数关系。小数分频PLL通过频率乘法比例的小数值,实现更精确的输出频率控制,从而提供更高精度和准确度的输出频率。

SSC发生器是在一定频率范围内调制时钟信号频率的电路,将时钟信号的能量扩展到更大的频率范围上。这种调制技术可以减少电磁干扰(EMI),提高信号的完整性。随着集成电路工艺节点的不断减小,市场对这类支持SSC功能的小数分频PLL IP需求也在不断增加,这种设计具有减少电磁干扰、提高时钟稳定性和降低功耗的优点。

“基于十多年IP设计开发的成功经验,灿芯半导体成功研发出通用高性能小数分频PLL IP。该PLL IP支持较宽的输入输出频率范围,具有优异的抖动性能,可以应用于任何时钟应用场景,特别是混合噪声信号的SoC环境。这款高性能小数分频 PLL IP已经成功在28nm工艺上流片,并且成功完成测试芯片验证,目前这款高性能小数分频PLL IP已经被多家客户使用。

关于灿芯半导体

灿芯半导体(上海)股份有限公司(灿芯股份,688691)是一家提供一站式定制芯片及IP的高新技术企业,为客户提供从芯片架构设计到芯片成品的一站式服务,致力于为客户提供高价值、差异化的解决方案。

灿芯半导体的“YOU”系列IP和YouSiP(Silicon-Platform)解决方案,经过了完整的流片测试验证。其中YouSiP方案可以为系统公司、无厂半导体公司提供原型设计参考,从而快速赢得市场。

灿芯半导体成立于2008年,总部位于中国上海,为客户提供全方位的优质服务。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    35

    文章

    590

    浏览量

    88033
  • pll
    pll
    +关注

    关注

    6

    文章

    785

    浏览量

    135457
  • 灿芯半导体
    +关注

    关注

    0

    文章

    54

    浏览量

    12712

原文标题:灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案

文章出处:【微信号:BriteSemi,微信公众号:灿芯半导体BriteSemi】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    锁相环是什么意思

    锁相环(Phase-Locked Loop,简称PLL)是一种广泛应用于电子系统中的反馈控制系统,主要用于频率合成和相位同步。本文将从锁相环的工作原理、基本组成、应用案例以及设计考虑等方面进行详细阐述,以帮助读者全面理解这一重要技术。
    的头像 发表于 02-03 17:48 332次阅读

    可编程晶振的锁相环原理

    锁相环(Phase-LockedLoop,PLL)是一个能够比较输出与输)入相位差的反馈系统,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,使振荡信号同步至参考信号。而锁相环
    的头像 发表于 01-08 17:39 251次阅读
    可编程晶振的<b class='flag-5'>锁相环</b>原理

    基于锁相环法的载波提取方案

    电子发烧友网站提供《基于锁相环法的载波提取方案.pdf》资料免费下载
    发表于 01-07 14:41 0次下载

    半导体ICCAD 2024精彩回顾

    此前,2024年12月11-12日,一年一度的集成电路行业盛会ICCAD 2024在上海世博展览馆隆重举行。半导体股份,68869
    的头像 发表于 12-16 10:15 325次阅读

    锁相环PLL在无线电中的应用 锁相环PLL与模拟电路的结合

    锁相环PLL在无线电中的应用 1. 频率合成 在无线电通信中,频率合成是生成所需频率信号的关键技术。锁相环可以用于生成稳定的频率输出,这对于调制和解调过程至关重要。通过调整PLL的参考频率和反馈路径
    的头像 发表于 11-06 10:49 454次阅读

    锁相环PLL的工作原理 锁相环PLL应用领域

    锁相环(Phase-Locked Loop,简称PLL)是一种电子电路,它能够自动调整输出信号的相位,使其与输入信号的相位同步。这种电路在电子工程领域有着广泛的应用,特别是在频率合成、时钟恢复、调制
    的头像 发表于 11-06 10:42 1860次阅读

    CDC509高性能、低偏斜、低抖动、锁相环(PLL)时钟驱动器数据表

    电子发烧友网站提供《CDC509高性能、低偏斜、低抖动、锁相环(PLL)时钟驱动器数据表.pdf》资料免费下载
    发表于 08-23 11:29 0次下载
    CDC509<b class='flag-5'>高性能</b>、低偏斜、低抖动、<b class='flag-5'>锁相环</b>(PLL)时钟驱动器数据表

    简述锁相环的基本结构

    锁相环(Phase-LockedLoop, PLL),是一种反馈控制电路,电子设备正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的,它可用来从固定的低频信号生成稳定的输出高频信号。
    的头像 发表于 08-06 15:07 854次阅读
    简述<b class='flag-5'>锁相环</b>的基本结构

    锁相环锁相放大器的区别

    锁相环(Phase-Locked Loop, PLL)和锁相放大器(Lock-in Amplifier)是两种在电子学和信号处理领域广泛应用的技术,它们各自具有独特的工作原理、组成结构以及应用场景。以下将从定义、组成、工作原理、性能
    的头像 发表于 07-30 15:51 1884次阅读

    锁相环相位噪声的影响因素

    锁相环(Phase Locked Loop, PLL)相位噪声是评估锁相环性能的重要指标之一,它描述了输出信号相位的不稳定性。相位噪声的存在会直接影响系统的性能,如降低信号的信噪比、增
    的头像 发表于 07-30 15:31 1959次阅读

    锁相环的工作原理和应用场景

    锁相环是一种利用相位同步产生的电压,去调谐压控振荡器(Voltage Controlled Oscillator, VCO)以产生目标频率的负反馈控制系统。它基于自动控制原理,通过外部输入的参考信号
    的头像 发表于 07-30 15:05 6636次阅读
    <b class='flag-5'>锁相环</b>的工作原理和应用场景

    AD9694输入时钟低于337.5MHz时,serdes锁相环无法锁定怎么解决?

    的值也做了相应的改变,请问这是什么问题呢? 将0x56e配置成10和50时,输入时钟分别给300M和150M,内部serdes锁相环无法锁定,时钟分频设置为1分频
    发表于 06-21 14:27

    倍频器与锁相环的区别

      在电子和通信领域,倍频器和锁相环(PLL)是两种常见的电路结构,它们在信号处理、频率合成和通信系统中扮演着重要角色。尽管两者在某些方面存在相似之处,但它们在功能、工作原理和应用领域等方面存在显著差异。本文将对倍频器和锁相环进行详细的比较和分析,以揭示它们之间的区别。
    的头像 发表于 06-20 11:34 1395次阅读

    锁相环的基本原理和主要作用

    锁相环(Phase Locked Loop,简称PLL)是一种在电子系统中广泛应用的负反馈控制系统,其主要作用是实现输入信号与输出信号之间的相位同步。在现代通信、雷达、导航、测量等领域,锁相环都发
    的头像 发表于 05-24 16:28 4267次阅读

    深圳市九天睿科技有限公司获得一项锁相环专利

    具体来说,此款锁相环含有:振荡器,用于生成振荡信号;分频器,接收振荡信号并产生分频信号;相位误差抵消模块,解析出分频信号和参考时钟信号间的相位差异,转化为控制电压,并通过第一输出口传输
    的头像 发表于 04-07 10:14 719次阅读
    深圳市九天睿<b class='flag-5'>芯</b>科技有限公司获得一项<b class='flag-5'>锁相环</b>专利