(1)查看综合后的原语
在outflow .map是网表对FPGA资源的映射。比如gbuf,dspt等原语的是怎样适配的,可以从这里找到。下面是一个乘加在原语上的映射情况。
(2)latch的检查
如果使用了latch,在.map.out文件中会有提示:
WARNING:latchinferredfornet'c'(VERI-2580)WARNING:latchinferredfornet'o[1]'(VERI-2580)
latch警告,efinity会用Lut来实现latch效果,而且会非常占用LUT,所以要尽量避免使用它。
(3)编译告警信息列表
在outflow 文件夹中会生成一个EFX.warn.log文件。当我们遇到程序运行异常或者模块被优化时,可以查看该文件的指示信息。
(4)布线资源使用情况。
xxx.map.rpt文件
各个模块布局布线后的资源使用情况 。
(5)时序约束生效检查
在编译完成后outflow文件夹<项目名>.place.out搜索“SDC”关键字可以查看相关的SDC约束是否被软件忽略。
例如:由于添加了set_false_path之后时序问题依然存在,我就搜索sdc:56,因为我的约束在56行,发现了下面的提示。
WARNING : [SDC D:/FPGA_Prj/03_Ti60F225_DemoBoard/Prj_demo/13_carrychin_demo/carrychain/carrychain_prj_v2/carrychain_prj.pt.sdc:56] Unable to run 'set_false_path' constraint due to warnings found
-
FPGA
+关注
关注
1634文章
21821浏览量
607482 -
编译
+关注
关注
0文章
664浏览量
33152
发布评论请先 登录
相关推荐
MX生成文件touchGFX无法成功编译是哪里出了问题?
IP核生成文件:XilinxAltera
请求大神指导 keil怎么编译多个C文件生成HEX文件
白夜班生成文件夹
新手求助makefile交叉编译生成文件不能移植到板子上运行咋办
IP核生成文件
Efinity编译生成文件使用指导-v1

评论