0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Samsung 和Cadence在3D-IC热管理方面展开突破性合作

Cadence楷登 来源:Cadence blog 2024-07-16 16:56 次阅读

企业若想保持领先地位,往往需要在快速发展的技术领域中培养战略合作伙伴关系并开展前沿创新。Samsung 和 Cadence 在 3D-IC 热管理方面的突破性合作就完美诠释了这一策略。此举不仅解决了先进封装的关键挑战,还为半导体行业设立了新标准。本文将深入探讨3D-IC 热管理的重要性,以及 Samsung 和 Cadence 的协同合作如何为未来的技术进步铺平道路。

3D-IC 热管理的重要性

热管理是 3D 集成电路(3D-IC)领域的基石。随着芯片设计的日益复杂和性能需求的日益提升,确保高效散热变得至关重要。如果没有适当的热管理,芯片可能发生过热,从而导致性能下降、系统不稳定,甚至永久损坏等一系列问题。

关键挑战:

1.散热:随着封装组件数量不断增加,而封装体积不断缩小,芯片热管理的挑战也变得越来越艰巨。

2.材料限制:芯片和封装工艺中使用的不同材料对热的响应不同,因此需要全面了解相关知识并实施精确控制。

3.封装翘曲:温度波动可能导致芯片封装翘曲,从而导致连接问题和可靠性下降。

解决这些问题需要采用一种融合机械电气和材料科学的整体性方法,并据此开发能够保障设备性能和寿命的综合解决方案。

Cadence 和 Samsung 的合作

Cadence 和 Samsung 之间的合作充分体现了专业知识和技术实力的结合成果。两家公司结合各自的专长,通过创新和综合解决方案攻克了 3D-IC 的多方面挑战。

综合解决方案:

Cadence 的多物理场分析和 3D-IC 设计工具是本次合作中采用的主要技术。这些工具可在设计流程的早期阶段集成各种物理域。这种主动式方法使工程师能够在问题恶化之前预测并缓解潜在问题,不仅确保设计过程顺利无碍,还能提升成品质量。

实际应用

Samsung 利用其在先进封装方面的丰富经验与 Cadence 开展紧密合作,有效地实施了这些综合解决方案。例如,他们开发的高带宽存储器(HBM)展示了现代芯片设计的复杂性。HBM 需要多层设计,通常超出传统限制,这大幅增加了热管理和机械方面的挑战。

通过此次合作,Samsung 和 Cadence 为制造过程开发了一种“数字孪生”技术,该技术可对整个芯片设计、封装和操作环境进行全面仿真,从而实现以下目标:

缩短开发时间:仿真替代了许多物理测试,从而缩短了设计周期。

降低成本:早期发现并解决潜在问题减少了昂贵的迭代和材料浪费。

增强可靠性:全面分析确保成品符合严格的性能和可靠性标准。

未来目标

未来,双方希望通过合作伙伴关系进一步将这些成果扩展至更广泛的产品和应用领域。通过不断完善工具和方法,Cadence 和 Samsung 希望探索 3D-IC 的巨大潜力,为下一代智能产品和系统奠定坚实基础。

Conclusion

结论

Samsung 和 Cadence 在 3D-IC 热管理方面的合作证明了战略合作伙伴关系在推动技术创新方面的巨大力量。通过综合解决方案攻克先进封装的关键挑战,双方不仅提升了当前的生产能力,还为未来的技术进步奠定了基础。

审核编辑:彭菁

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5362

    文章

    11138

    浏览量

    357865
  • 3D
    3D
    +关注

    关注

    9

    文章

    2832

    浏览量

    106955
  • Cadence
    +关注

    关注

    63

    文章

    904

    浏览量

    141359
  • 热管理
    +关注

    关注

    11

    文章

    417

    浏览量

    21573

原文标题:Samsung 与 Cadence 在 3D-IC 热管理方面开展合作

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    CadenceSamsung Foundry开展广泛合作

    (GAA)节点上 AI 和 3D-IC 半导体的设计速度。CadenceSamsung 的持续合作大大推进了业界要求最苛刻应用中的系统和半导体开发,如人工智能、汽车、航空航天、
    的头像 发表于 08-29 09:24 345次阅读

    Cadence与Intel Foundry的战略合作取得重大成果

    设计套件 (PDK),逐步深化了两家公司多个 Intel 工艺节点上的 3D-IC 赋能、EDA 流程和 IP 开发方面合作
    的头像 发表于 06-26 11:24 528次阅读

    借助云计算加速3D-IC可靠的机械应力模拟

    《半导体芯科技》杂志文章 Ansys公司最近与台积电和微软合作开发联合解决方案,该解决方案为分析2.5D/3D-IC多芯片系统中的机械应力提供了高容量云解决方案,使共同客户能够避免现场故障,并延长
    的头像 发表于 06-03 16:05 307次阅读
    借助云计算加速<b class='flag-5'>3D-IC</b>可靠<b class='flag-5'>性</b>的机械应力模拟

    Cadence与台积电深化合作创新,以推动系统和半导体设计转型

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)与台积电(TSMC)深化了双方的长期合作,官宣了一系列旨在加速设计的创新技术进展,包括从 3D-IC 和先进制程节点到设计 IP 和光电学的开发。
    的头像 发表于 04-30 14:25 395次阅读

    三维扫描与3D打印法医头骨重建中的突破性应用

    工作提供了有力支持。本文将以一个具体案例为例,探讨CASAIM三维扫描仪法医头骨扫描及复制中的应用及其医疗行业的突破性意义。
    的头像 发表于 04-19 10:26 256次阅读
    三维扫描与<b class='flag-5'>3D</b>打印<b class='flag-5'>在</b>法医头骨重建中的<b class='flag-5'>突破性</b>应用

    Celsius Studio:衔接热管理与电气设计

    随着先进节点和异构集成(如3D-IC)的普及,应对当今电子设计中的热管理问题变得更具挑战。由于功耗增加且面积缩小,需要进行完整的热分析来预测性能。此外,因为热管理问题要从全局入手,所
    的头像 发表于 03-30 08:11 457次阅读
    Celsius Studio:衔接<b class='flag-5'>热管理</b>与电气设计

    3D-IC 以及传热模型的重要

    本文要点缩小集成电路的总面积是3D-IC技术的主要目标。开发3D-IC的传热模型,有助于设计和开发的早期阶段应对热管理方面的挑战。开发
    的头像 发表于 03-16 08:11 590次阅读
    <b class='flag-5'>3D-IC</b> 以及传热模型的重要<b class='flag-5'>性</b>

    Cadence携手Intel代工厂研发先进封装流程,助力HPC、AI及移动设备

    Cadence Allegro® X APD(用以实现元件布局、信号/电源/接地布线、设计同步电气分析、DFM/DFA及最后制造输出)、Integrity™ 3D-IC Platform 及其对应的Integrity System Planner(负责系统级设计聚合、规划
    的头像 发表于 03-13 10:05 447次阅读

    3D-IC 设计之早期三维布图综合以及层次化设计方法

    3D-IC 设计之早期三维布图综合以及层次化设计方法
    的头像 发表于 12-04 16:53 377次阅读
    <b class='flag-5'>3D-IC</b> 设计之早期三维布图综合以及层次化设计方法

    Cadence 签核解决方案助力 Samsung Foundry 的 5G 网络 SoC 设计取得新突破

    优势 1 Samsung Foundry 使用 Cadence Tempus Timing Solution 和 Quantus Extraction Solution 成功实现 SF5A 设计签核
    的头像 发表于 12-04 10:15 411次阅读

    3D-IC 设计之 Memory-on-Logic 堆叠实现流程

    3D-IC 设计之 Memory-on-Logic 堆叠实现流程
    的头像 发表于 12-01 16:53 553次阅读
    <b class='flag-5'>3D-IC</b> 设计之 Memory-on-Logic 堆叠实现流程

    3D-IC 中 硅通孔TSV 的设计与制造

    3D-IC 中 硅通孔TSV 的设计与制造
    的头像 发表于 11-30 15:27 642次阅读
    <b class='flag-5'>3D-IC</b> 中 硅通孔TSV 的设计与制造

    北理工室温运行中波红外探测器研究方面取得突破性进展

    北京理工大学郝群教授团队室温运行中波红外探测器研究方面取得突破性的进展,相关论文于2023年1月发表于光学顶刊Light:Science & Applications,获得封面论文。近日该论文入选ESI高被引。
    的头像 发表于 11-14 09:43 507次阅读
    北理工<b class='flag-5'>在</b>室温运行中波红外探测器研究<b class='flag-5'>方面</b>取得<b class='flag-5'>突破性</b>进展

    Cadence 推出新的系统原型验证流程,将支持范围扩展到 3Dblox 2.0 标准

    内容提要 ●  Cadence Integrity 3D-IC 平台现已全面支持最新版 3Dblox 2.0 标准,涵盖 TSMC 的 3DFabric 产品 ●  Integrity
    的头像 发表于 10-08 15:55 386次阅读

    2D/3D 热分析和三裸片堆叠设计实现

    裸片?由于线长缩短,3D-IC会减少功耗,带来性能提升。在此,3D-IC指的是将一个裸片(或两个)摆放在另一个裸片之上,而不是指基于中介层的设计。在这种情况下,由
    的头像 发表于 09-16 08:28 724次阅读
    2<b class='flag-5'>D</b>/<b class='flag-5'>3D</b> 热分析和三裸片堆叠设计实现