0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

易灵思Trion FPGA PS配置模式--update(6)

XL FPGA技术交流 来源:易灵思FPGA技术交流 作者:易灵思FPGA技术交流 2024-07-23 08:48 次阅读

准备工作

PS模式首先要把Bitstream Generation中的

(1)JTAG模式选择为Passive

(2)根据PS的位宽选择相应的Programming Mode.

(3)生成相应的下载文件。注意修改Bitstream生成模式时,不需要进行工程的全编译,只需运行最后一步数据流生成即可。

4a5f117e-488d-11ef-a4b4-92fbcf53809c.png

PS配置启动过程

4a7f15a0-488d-11ef-a4b4-92fbcf53809c.png

这里以X1模式为例,PS的配置过程如下:

(1)在启动配置之前要先把CRESET_N拉低tCRESET_N,然后拉高;

(2)在CRESET_N拉高之后,要等待tDMIN,才可以发送同步码,这期间可以翻转CCK;下面就是同步码。

4aa3f38e-488d-11ef-a4b4-92fbcf53809c.png

(3)发送同步码,数据与时钟为上升沿触发;要求外部处理器连续发送数据直到数据完成,发送每个字节中间要有等待时间;

(4)数据发送完成后,继续发送CCK时钟100周期,或者一边发送一边检测CDONE,直到CDONE为高。实际上也确实有客户因为没有拉时钟而启动不了的情况。

控制信号处理

易灵思Trion FPGA的配置模块主要由CBUS[2:0]、SS_N和TEST_N,CSI几个信号控制。FPGA进入用户模式前不要对这几个信号进行翻转。

4aba7dc0-488d-11ef-a4b4-92fbcf53809c.png

目前易灵思的Programmer工具只支持PS x1模式,所以如果实在找不配置失败的原因,可以通过逻辑分析仪来分析数据差异。x2和更高位宽需要通过外部微处理器,如MCU来操作。

这里需要注意的是在配置过程中,控制信号不要进行翻转,目前看到的现象是在多次配置过程中,在连续两次配置过程中,由于CSI翻转造成第二次配置失败。

应用案例

目前T20F169测试PS x4模式。时钟为30MHz,tCRESET_N拉低790ns,tDMIN为2us,数据配置完成后又继续发送时钟100个以上。可以启动。用时104ms

4ae85056-488d-11ef-a4b4-92fbcf53809c.png

另外要提下数据顺序问题,实际在发送过程是依次发送的。且第个字节从高位先发送。

4b139acc-488d-11ef-a4b4-92fbcf53809c.png

4b38b00a-488d-11ef-a4b4-92fbcf53809c.png

整体配置过程波形如下,SS_N有时会有很多毛刺,时钟之间也会有一些持续拉高的时间,但都不影响。

在发送数据每个字节间要加点延时。

4b64b7e0-488d-11ef-a4b4-92fbcf53809c.png

Ti180注意事项

上电要求SPI为Mode3模式,也就是CCK上电要为高。其余注意事项请参考相关文档。

4b7fc468-488d-11ef-a4b4-92fbcf53809c.png

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1625

    文章

    21663

    浏览量

    601670
  • 易灵思
    +关注

    关注

    5

    文章

    45

    浏览量

    4852
收藏 人收藏

    评论

    相关推荐

    最常用的FPGA配置模式

    FPGA配置方式灵活多样,根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTAG模式
    发表于 09-22 09:13 3940次阅读

    (Elitestek)FPGA编程器功能特点及驱动安装方法

    1 产品简介 EFINIX FPGA JTAG下载器是针对FPGA的编程、调试线缆,能够兼容易
    发表于 03-09 09:25 2543次阅读

    FPGA flash操作原理

    FPGA flash操作原理分享
    的头像 发表于 04-09 15:03 934次阅读

    Trion FPGA PS配置模式--update

    数据发送完成后,继续发送CCK时钟100周期,或者一边发送一边检测CDONE,直到CDONE为高。实际上也确实有客户因为没有拉时钟而启动不了的情况。
    的头像 发表于 04-25 15:13 3981次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b><b class='flag-5'>Trion</b> <b class='flag-5'>FPGA</b> <b class='flag-5'>PS</b><b class='flag-5'>配置</b><b class='flag-5'>模式</b>--<b class='flag-5'>update</b>

    三星电子和赛宣布45nm Spartan-6 FPGA

    三星电子和赛宣布45nm Spartan-6 FPGA全面量产   三星电子有限公司和赛
    发表于 03-12 10:05 825次阅读

    Trion Titanium FPGA,采用 “Quantum™ 计算架构”

    Trion Titanium FPGA 是基于16纳米工艺节点,并采用的 “Quantum™ 计算架构”。
    发表于 07-20 17:01 1350次阅读

    FPGA JTAG的配置模式详细说明

    公司的FPGA芯片具有IEEE 1149.1/1532协议所规定的JTAG接口,只要FPGA上电,不论模式选择管脚M[1:0] 的电平
    发表于 12-31 17:30 13次下载
    <b class='flag-5'>FPGA</b> JTAG的<b class='flag-5'>配置</b><b class='flag-5'>模式</b>详细说明

    16nm FPGA助力汽车市场发展 天玑智慧监管解决方案亮相推进会

    针对新能源汽车中的自动驾驶、智能座舱和电气化应用,推出40nm Trion系列中T13F169/F256和T20F169/F256共四颗车规级
    发表于 03-07 11:05 1427次阅读

    Programmer工具的配置模式过程分析

    Trion FPGA配置模块主要由CBUS[2:0]、SS_N和TEST_N几个信号控制
    的头像 发表于 03-09 15:58 1811次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>Programmer工具的<b class='flag-5'>配置</b><b class='flag-5'>模式</b>过程分析

    FPGA之---国产化替代选型策略

    本文介绍国产FPGA厂商,利用超低功耗、
    的头像 发表于 01-04 11:13 2626次阅读

    浅谈RAM使用

    RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。
    的头像 发表于 02-01 09:53 1190次阅读
    浅谈<b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>RAM使用

    内部重配置实现远程更新

    除通过外部多功能IO来选择之外,通过内部重配置实现远程更新操作也非常简单。
    的头像 发表于 05-30 09:24 1584次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>内部重<b class='flag-5'>配置</b>实现远程更新

    Trion FPGA PS配置模式--update

    生成相应的下载文件。注意修改Bitstream生成模式时,不需要进行工程的全编译,只需运行最后一步数据流生成即可。
    的头像 发表于 06-15 11:30 1086次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b><b class='flag-5'>Trion</b> <b class='flag-5'>FPGA</b> <b class='flag-5'>PS</b><b class='flag-5'>配置</b><b class='flag-5'>模式</b>--<b class='flag-5'>update</b>

    FPGA软件更新的节奏,也许能磨出一个好产品

    一个好的产品,必须不断地改进,不断地否定自己,不断地革命,不断地优化自己,才能做到最好。以国产FPGA工具链:Efinity为例,Elitestek(
    的头像 发表于 07-12 00:26 616次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b>软件更新的节奏,也许能磨出一个好产品

    RAM使用--Update3

    RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。 1、ram初始化文件路径是工程路径 在对ram进行初始化时需要指定文件路径,这里要注意'/'的方向。 (1)如果文件放在工程目录
    的头像 发表于 12-12 09:52 615次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>RAM使用--<b class='flag-5'>Update</b>3