0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

是德科技推出PCIe和UCIe仿真解决方案

是德科技快讯 来源:是德科技快讯 2024-07-30 16:06 次阅读

借助由仿真驱动的虚拟合规性测试解决方案,采用更智能、更精简的工作流程,提高 PCIe 设计的工作效率

具有设计探索和报告生成能力,可加快小芯片信号完整性分析以及UCIe 合规性验证,从而帮助设计师提高工作效率,缩短新产品上市时间

是德科技(Keysight Technologies,Inc.)宣布推出System Designer for PCIe,这是其先进设计系统 (ADS) 软件套件中的一款新产品,支持基于行业标准的仿真工作流程,可用于仿真高速、高频的数字设计。System Designer for PCIe 是一种智能的设计环境,用于对最新的PCIe Gen5 和 Gen6 系统进行建模和仿真。是德科技还在改进其电子设计自动化平台,通过为现有的 Chiplet PHY Designer 工具增加新功能,评估Chiplet中芯片到芯片的链路裕度性能,并对电压传递函数 (VTF) 是否符合相关参数标准进行测量。

61654710-4e48-11ef-b8af-92fbcf53809c.png

System Designer for PCIe 是一种智能的设计环境

用于对最新PCIe Gen5 和 Gen6 系统进行建模和仿真

PCIe 凭借其高速数字传输能力、出色的可扩展性和适应能力,成为广泛适用于电子行业各领域的重要通用接口标准。它的用途十分广泛,范围涵盖从日常生活中的消费电子设备到高性能计算和关键基础设施系统中的专业应用。 复杂的 PCIe 设计支持多链路和多通道系统,主要涉及 RootComplex 和 End-Point 之间的复杂分析设置,有时还会包括中继器。通常,设计人员需要投入大量时间准备仿真工作,却很容易出错。在仿真过程中,往往缺乏针对特定供应商的算法建模接口(AMI)仿真模型,而实际上在设计周期的早期阶段就需要使用这些模型来探索设计空间。设计师还需要确保他们的原型设计能够在硬件制造开启之前通过合规性测试。能够提升工作效率、优化工作流程和提高合规性

System Designer for PCIe能够利用一种智能的设计环境,自动设置多链路、多通道和多层级(PAM4)的 PCIe 系统。它简化了仿真设置步骤,缩短了从首次探索到发现更深层次问题的时间。

PCIe AMI 建模器支持 NRZ 和 PAM4 调制,能够快速生成 PCIe 系统分析所需的 AMI 模型。AMI 模型生成器为设计师提供了一套向导式的 AMI 模型生成工作流程,可快速创建发射器(Tx)和接收器(Rx)模型。

采用经过简化的、由仿真驱动的虚拟合规性测试,使得设计人员能够确保设计的质量。高度集成的、由仿真驱动的 PCIe 合规性测试工作流程可最大限度地减少设计迭代,缩短产品上市时间,从而降低设计成本。

Chiplet PHY Designer的增强功能

Chiplet PHY Designer 是 EDA 行业首款针对通用小芯片互联技术 (UCIe) 标准的仿真解决方案,有助于评估和预测芯片到芯片的链路裕量、用于通道合规性分析的 VTF 以及前向时钟的性能。Chiplet PHY Designer 具有全新的设计探索和报告生成能力,可加速信号完整性分析和合规性验证,从而提高设计人员的工作效率,缩短新产品的上市时间。

是德科技EDA 事业部高速数字产品线总监 Hee-Soo Lee 表示:“我们将持续拓展由标准驱动的工作流程解决方案,从而为客户提供支持。与同类产品相比,我们的高速数字产品组合能够为信号完整性分析和合规性测试验证提供更准确、更先进的仿真软件,在 EDA 行业处于领先地位。PCIe 和 UCIe 等数字标准对于保障电子系统的性能而言至关重要。设计师在工作过程中使用是德科技的 PCIe 和 UCIe 仿真解决方案,可以缩短开发周期,节省大量时间和成本。”

关于是德科技

是德科技(NYSE:KEYS)启迪并赋能创新者,助力他们将改变世界的技术带入生活。作为一家标准普尔 500 指数公司,我们提供先进的设计、仿真和测试解决方案,旨在帮助工程师在整个产品生命周期中更快地完成开发和部署,同时控制好风险。我们的客户遍及全球通信工业自动化、航空航天与国防、汽车、半导体和通用电子等市场。我们与客户携手,加速创新,创造一个安全互联的世界。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 仿真
    +关注

    关注

    50

    文章

    4134

    浏览量

    134148
  • PCIe
    +关注

    关注

    15

    文章

    1270

    浏览量

    83357
  • PHY
    PHY
    +关注

    关注

    2

    文章

    306

    浏览量

    51926
  • 是德科技
    +关注

    关注

    20

    文章

    914

    浏览量

    82124

原文标题:是德科技推出System Designer和Chiplet PHY Designer,优化基于数字标准的仿真工作流程

文章出处:【微信号:KeysightGCFM,微信公众号:是德科技快讯】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    新思科技与英特尔携手完成UCIe互操作性测试

    行业提供从早期架构探索到生产制造的全方位、可扩展型Multi-Die解决方案。此次推出的40G UCIe解决方案,正是基于新
    的头像 发表于 02-18 14:18 86次阅读

    科技正式发布LPDDR6设计与测试解决方案

    科技近日宣布,正式推出针对LPDDR6(第六代低功耗双倍数据速率内存标准)的完整设计和测试解决方案,旨在助力内存系统技术创新的新一轮浪潮。这一解决方案
    的头像 发表于 02-12 14:12 118次阅读

    科技推出LPDDR6设计和测试解决方案

    科技(Keysight Technologies, Inc.)宣布推出LPDDR6(第六代低功耗双倍数据速率内存标准)设计和测试解决方案,支持内存系统的新一波技术创新浪潮。这款完整的设计和测试
    的头像 发表于 02-08 14:49 264次阅读
    是<b class='flag-5'>德</b>科技<b class='flag-5'>推出</b>LPDDR6设计和测试<b class='flag-5'>解决方案</b>

    科技亮相DesignCon 2025,展示AI创新加速解决方案

    未来发展的深刻洞察。 是科技将重点展示其针对电/光传输和数据中心互联应用的仿真和测试解决方案。这些方案覆盖了从800G到1.6T的高速传输场景,为智能网络的快速发展提供了强有力的技术
    的头像 发表于 01-24 10:52 312次阅读

    澜起科技推出PCIe 6.x/CXL 3.x Retimer芯片

    澜起科技今日宣布推出其最新研发的PCIe 6.x/CXL 3.x Retimer芯片,并已向客户成功送样,旨在为人工智能和云计算等应用场景提供性能更卓越的PCIe互连解决方案。这是澜起
    的头像 发表于 01-22 10:51 232次阅读

    科技将在DesignCon 2025展示智能网络加速解决方案

    据中心互联应用的仿真和测试解决方案。这些解决方案专为速度高达800G和1.6T的高速传输设计,旨在满足当前和未来数据中心对高性能、高可靠性和可扩展性的需求。 此外,是科技还将展示其用
    的头像 发表于 01-20 15:09 302次阅读

    PCIe 6.0 互操作性PHY验证测试方案

    ™和 UCIe™等协议。CXL提供缓存一致性互连,支持多台机器间的内存扩展,提供最低延迟和最高带宽。CXL和NVM Express®利用 PCIe 的物理层和简便的协议适应性。UCIe作为
    的头像 发表于 01-02 08:43 228次阅读
    <b class='flag-5'>PCIe</b> 6.0 互操作性PHY验证测试<b class='flag-5'>方案</b>

    PCIe信号完整性问题解决方案

    问题的解决方案: 一、检查和优化硬件连接 确保连接器和插槽正确接触 : 检查PCIe设备(如显卡、固态硬盘等)与主板上的PCIe插槽之间的连接是否牢固,确保所有连接器都正确插入且没有物理损伤。 使用高质量的材料和工艺 : 选择高
    的头像 发表于 11-26 15:18 1074次阅读

    科技PCIe 7.0测试解决方案

    伴随大语言模型和相关训练系统迅猛增长、对非结构化数据处理的需求急剧上升,市场对算力的需求也是呈指数级增加。PCIe作为计算机和服务器中使用广泛的高速数据传输技术发展迅猛,今年4月份PCI-SIG已经批准 Draft 0.5版基础规范,目前0.7版本基础规范正在审核中,预计2025年敲定最终发行版本。
    的头像 发表于 11-06 13:37 405次阅读

    Cadence展示完整的PCIe 7.0 IP解决方案

    十多年来,Cadence 对 PCIe 技术的坚定承诺和支持,在业界有目共睹。我们深知强大 PCIe 生态系统的重要性,并感谢 PCI-SIG 提供的平台。在 PCI-SIG 开发者大会迎来 32 周年之际,Cadence 宣布面向 HPC/AI 市场
    的头像 发表于 08-29 09:14 664次阅读
    Cadence展示完整的<b class='flag-5'>PCIe</b> 7.0 IP<b class='flag-5'>解决方案</b>

    新思科技PCIe 7.0验证IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解决方案,加速HPC和AI等万亿参数领域的芯片设计》中,新思科技宣布推出综合全面的PCIe
    的头像 发表于 07-24 10:11 902次阅读
    新思科技<b class='flag-5'>PCIe</b> 7.0验证IP(VIP)的特性

    安费诺高速电缆解决方案满足PCIe、EDSFF、OCP规范和机架式电源要求

    企业级服务器解决方案供应商,隆重推出EDSFF、OCP、机架式电源和PCIe DirectAttached电缆解决方案 安费诺信息通信(ACS) 隆重宣布,正式
    的头像 发表于 07-10 18:07 1906次阅读

    新思科技推出业界首款PCIe 7.0 IP解决方案

    PCIe 7.0 IP解决方案,加速万亿参数领域的芯片设计 新思科技推出业界首款完整的PCIe 7.0 IP解决
    的头像 发表于 06-29 15:13 707次阅读

    新思科技推出业界首款PCIe 7.0 IP解决方案

    新思科技(Synopsys)近日宣布,推出业界首款完整的PCIe 7.0 IP解决方案,包括控制器、IDE安全模块、PHY和验证IP。该解决方案可以助力芯片制造商满足计算密集型AI工作
    的头像 发表于 06-25 09:46 579次阅读

    科技推出QuantumPro解决方案

    科技近期隆重推出QuantumPro解决方案,标志着公司在量子电子设计自动化(EDA)领域迈出了坚实的一步。QuantumPro作为首款电磁(EM)设计和仿真一体化工具及工作流程,
    的头像 发表于 03-08 10:15 593次阅读