0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

北京大学谢涛:基于RISC-V构建AI算力的优势和两种模式

吴生semi 来源:电子发烧友网 作者:吴子鹏 2024-08-19 10:41 次阅读
电子发烧友网报道(文/吴子鹏)第四届滴水湖中国RISC-V产业论坛上,北京大学讲席教授、RISC-V国际基金会人工智能机器学习专委会主席谢涛教授进行了题为《万物智联时代的RISC-V+AI算力之路》的主题演讲。在演讲中,他提到了基于RISC-V构建AI算力的优势,以及实现RISC-V AI芯片的两种主要模式。

谢涛表示,目前计算技术体系共有三种模式。第一个是A体系,也可称为是“高铁模式”,在高性能计算时就需要加入CUDA阵营(璧仞/阿里平头哥等),研发永远处于“跟随”状态,被人牵着鼻子走难以绕过的大量专利,只能靠开源的编译器规避诉讼。这种模式虽然容易获得客户,但是反而加强了CUDA生态,永远无法实现超越。

第二个是B体系,也可称为是“北斗模式”,强调“全自主”,以龙芯和申威为代表,因为不跟市场主流兼容,所以生态弱。这种模式成本高昂,各公司需维护一整套软件工程团队,积累数十年研发投入。

第三个是C体系,也可称为是“5G模式”,比如RISC-V,走“全开放”的道路,全世界一起来建生态。

因此,谢涛认为,基于RISC-V构建AI算力是必然趋势,也是全球共识。基于RISC-V构建AI算力有很多优势,包括:
• 开放与灵活性
AI工作负载变化快,需要特定的优化才能达到最佳性能;RISC-V开放免费的特性为芯片设计者提供了极大的灵活性,可以根据具体需求定制AI加速器。

• 高度可扩展性
RISC-V的指令集精简且高度可扩展;设计者可以根据需要添加自定义指令集扩展,以增强AI计算的性能和效率。例如,可以增加向量扩展或其他专用于AI的指令集,从而提升计算速度和能效。

• 功耗和效率优势
RISC-V架构通过简洁设计和定制化扩展,可实现高效的能量使用;RISC-V架构能够通过小型且高效的处理单元,减少等待数据传输的时间,提升整体计算效率。

• 生态系统和社区支持
RISC-V生态的多样性和开放性吸引了全球大量开发者和企业加入,为RISC-V的发展提供了强大的推动力和丰富的软件及IP资源,在RISC-V+AI领域具备了良好的发展前景。

在基于RISC-V构建AI算力方向上,谢涛提到,这也会有两种主要模式:Integrated 模式(紧耦合)和Attached 模式(松耦合)。其中,Integrated 模式以 CPU主干为骨架,集成在CPU内部,共享 PC(program counter)、寄存器堆等流水线单元;只是在执行单元部分增加了矩阵或向量单元。

Attached 模式外挂在 CPU上的,会有自己独立的流水线、寄存器堆、缓存等。它是“协处理器”,它可以接收来自一个或多个CPU的指令;异步地执行不同CPU提交过来的任务。

在这两大模式下,谢涛认为,国产RISC-V要在AI算力方面实现突破,需要做到国际标准+开源社区两手抓,以推动RISC-V国际标准为抓手到国际借力,以共建国际开源软件生态为抓手到国际借力。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • RISC-V
    +关注

    关注

    44

    文章

    2140

    浏览量

    45674
  • AI算力
    +关注

    关注

    0

    文章

    65

    浏览量

    8329
  • 算力
    +关注

    关注

    1

    文章

    822

    浏览量

    14556
  • RISC-V处理器
    +关注

    关注

    0

    文章

    79

    浏览量

    9954
收藏 人收藏

    评论

    相关推荐

    Banana Pi BPI-F3 进迭时空RISC-V架构下,AI融合算及其软件栈实践

    面对未来大模型(LLM)、AIGC等智能化浪潮的挑战,进迭时空在RISC-V方向全面布局,通过精心设计的RISC-V DSA架构以及软硬一体的优化策略,将全力为未来打造高效且易用的AI
    的头像 发表于 09-07 14:01 862次阅读
    Banana Pi BPI-F3 进迭时空<b class='flag-5'>RISC-V</b>架构下,<b class='flag-5'>AI</b>融合算<b class='flag-5'>力</b>及其软件栈实践

    万物智联时代,RISC-VAI的融合之路该如何走?

    在全球科技飞速发展的背景下,RISC-V与人工智能(AI)的结合成为了业内关注的焦点,今天,第四届滴水湖中国RISC-V产业论坛在上海临港滴水湖畔召开,北京大学讲席教授、
    的头像 发表于 08-31 08:06 391次阅读
    万物智联时代,<b class='flag-5'>RISC-V</b>与<b class='flag-5'>AI</b>的融合之路该如何走?

    RISC-V最重要的方向是AI,但如何构建RISC-V+AI生态系统?

    普遍认为RISC-V+AI是未来的大方向。在第四届滴水湖中国RISC-V产业论坛上,圆桌论坛环节也着重聊到了RISC-V+AI这个话题。   随着AI落地的深入,应用方面遇到的挑战也随
    的头像 发表于 08-19 14:02 875次阅读

    RISC-V竞赛|2024年iCAN大学生创新创业大赛“能杯”报名正式启动!

    为聚焦RISC-V和开源技术领域的关键技术创新,培养具备相关技能和竞争的高层次人才,iCAN大学生创新创业大赛组委会联合山东大学智能创新研究院与
    的头像 发表于 08-02 08:34 511次阅读
    <b class='flag-5'>RISC-V</b>竞赛|2024年iCAN<b class='flag-5'>大学</b>生创新创业大赛“<b class='flag-5'>算</b>能杯”报名正式启动!

    RISC-V在中国的发展机遇有哪些场景?

    联网市场的重要参与者,拥有庞大的用户基数和丰富的应用场景。RISC-V在中国的发展将受益于这一市场需求的增长。 2. 人工智能(AIAI
    发表于 07-29 17:14

    从多核到众核, 赛昉科技RISC-V+NoC IP子系统为芯片赋能

    全球产业已然迈入新一轮的快速发展阶段,RISC-V具备开源开放、模块化等独特优势,使我国能够独立开发、部署满足特定安全需求的
    的头像 发表于 07-13 08:20 359次阅读
    从多核到众核, 赛昉科技<b class='flag-5'>RISC-V</b>+NoC IP子系统为<b class='flag-5'>算</b><b class='flag-5'>力</b>芯片赋能

    科华数据携手希姆计算,推动国产RISC-V开源AI快速发展

    AI服务,满足各行各业对AIAI解决方案的需求。同时,基于希姆计算的开源RISC-V
    的头像 发表于 06-30 08:36 273次阅读
    科华数据携手希姆计算,推动国产<b class='flag-5'>RISC-V</b>开源<b class='flag-5'>AI</b><b class='flag-5'>算</b><b class='flag-5'>力</b>快速发展

    浅析RISC-V领先ARM的优势

    RISC-V的开源特性和定制化能力使其在某些特定领域具有更强的竞争。 综上所述,RISC-V相对于ARM的优势主要体现在开源与免费、定制化能力强、生态系统的快速发展、安全性与可靠性以
    发表于 06-27 08:45

    科华数据携手希姆计算,推动国产RISC-V开源AI快速发展

    AI服务,满足各行各业对AIAI解决方案的需求。同时,基于希姆计算的开源RISC-V
    的头像 发表于 06-26 08:36 315次阅读
    科华数据携手希姆计算,推动国产<b class='flag-5'>RISC-V</b>开源<b class='flag-5'>AI</b><b class='flag-5'>算</b><b class='flag-5'>力</b>快速发展

    润石科技董事长参加北京大学集成电路学院“未名·芯”论坛

    2024年5月5日,在纪念五四运动105周年,也是北京大学建校126周年之际,润石科技董事长张明先生受北京大学集成电路学院校友返校、共叙情谊活动邀请
    的头像 发表于 05-11 14:06 606次阅读

    北京大学-知存科技存一体联合实验室揭牌,开启知存科技产学研融合战略新升级

    5月5日,“北京大学-知存科技存一体技术联合实验室”在北京大学微纳电子大厦正式揭牌,北京大学集成电路学院院长蔡一茂、北京大学集成电路学院副
    的头像 发表于 05-07 19:31 1179次阅读
    <b class='flag-5'>北京大学</b>-知存科技存<b class='flag-5'>算</b>一体联合实验室揭牌,开启知存科技产学研融合战略新升级

    risc-v多核芯片在AI方面的应用

    RISC-V多核芯片能够更好地适应AI算法的不同需求,包括深度学习、神经网络等,从而提高芯片的性能和效率,降低成本,使AI边缘计算晶片更具竞争。 再者,
    发表于 04-28 09:20

    北京大学高性能计算综合能力竞赛圆满结束

    近日,第一届北京大学高性能计算综合能力竞赛(HPCGame)举办了闭幕式暨颁奖典礼。在全体参赛选手的积极参与和精彩角逐下,本届共有来自87所高校,890名选手报名参赛。RISC-V新架构奖获奖选手共
    的头像 发表于 04-14 08:34 486次阅读
    <b class='flag-5'>北京大学</b>高性能计算综合能力竞赛圆满结束

    赛昉科技RISC-V架构7110

      FET7110-C核心板基于赛昉科技昉·惊鸿7110处理器设计开发,采用开源RISC-V架构,主频1.5GHz,集成4个RISC-V核,跑分达5.09 CoreMark/MHz,性能优于
    发表于 10-30 08:49

    东科与北京大学成立第三代半导体联合研发中心

    9月15日,东科半导体(安徽)股份有限公司与北京大学共同组建的第三代半导体联合研发中心正式揭牌成立。由北京大学科学研究部冰部长及马鞍山市委书记袁方共同为北大-东科联合研发中心揭牌。图左为袁方书
    的头像 发表于 09-19 10:07 774次阅读
    东科与<b class='flag-5'>北京大学</b>成立第三代半导体联合研发中心