电子发烧友网报道(文/吴子鹏)第四届滴水湖中国RISC-V产业论坛上,北京大学讲席教授、RISC-V国际基金会人工智能与机器学习专委会主席谢涛教授进行了题为《万物智联时代的RISC-V+AI算力之路》的主题演讲。在演讲中,他提到了基于RISC-V构建AI算力的优势,以及实现RISC-V AI芯片的两种主要模式。
谢涛表示,目前计算技术体系共有三种模式。第一个是A体系,也可称为是“高铁模式”,在高性能计算时就需要加入CUDA阵营(璧仞/阿里平头哥等),研发永远处于“跟随”状态,被人牵着鼻子走难以绕过的大量专利,只能靠开源的编译器规避诉讼。这种模式虽然容易获得客户,但是反而加强了CUDA生态,永远无法实现超越。
第二个是B体系,也可称为是“北斗模式”,强调“全自主”,以龙芯和申威为代表,因为不跟市场主流兼容,所以生态弱。这种模式成本高昂,各公司需维护一整套软件工程团队,积累数十年研发投入。
第三个是C体系,也可称为是“5G模式”,比如RISC-V,走“全开放”的道路,全世界一起来建生态。
因此,谢涛认为,基于RISC-V构建AI算力是必然趋势,也是全球共识。基于RISC-V构建AI算力有很多优势,包括:
• 开放与灵活性
AI工作负载变化快,需要特定的优化才能达到最佳性能;RISC-V开放免费的特性为芯片设计者提供了极大的灵活性,可以根据具体需求定制AI加速器。
• 高度可扩展性
RISC-V的指令集精简且高度可扩展;设计者可以根据需要添加自定义指令集扩展,以增强AI计算的性能和效率。例如,可以增加向量扩展或其他专用于AI的指令集,从而提升计算速度和能效。
• 功耗和效率优势
RISC-V架构通过简洁设计和定制化扩展,可实现高效的能量使用;RISC-V架构能够通过小型且高效的处理单元,减少等待数据传输的时间,提升整体计算效率。
• 生态系统和社区支持
RISC-V生态的多样性和开放性吸引了全球大量开发者和企业加入,为RISC-V的发展提供了强大的推动力和丰富的软件及IP资源,在RISC-V+AI领域具备了良好的发展前景。
在基于RISC-V构建AI算力方向上,谢涛提到,这也会有两种主要模式:Integrated 模式(紧耦合)和Attached 模式(松耦合)。其中,Integrated 模式以 CPU主干为骨架,集成在CPU内部,共享 PC(program counter)、寄存器堆等流水线单元;只是在执行单元部分增加了矩阵或向量单元。
Attached 模式外挂在 CPU上的,会有自己独立的流水线、寄存器堆、缓存等。它是“协处理器”,它可以接收来自一个或多个CPU的指令;异步地执行不同CPU提交过来的任务。
在这两大模式下,谢涛认为,国产RISC-V要在AI算力方面实现突破,需要做到国际标准+开源社区两手抓,以推动RISC-V国际标准为抓手到国际借力,以共建国际开源软件生态为抓手到国际借力。
谢涛表示,目前计算技术体系共有三种模式。第一个是A体系,也可称为是“高铁模式”,在高性能计算时就需要加入CUDA阵营(璧仞/阿里平头哥等),研发永远处于“跟随”状态,被人牵着鼻子走难以绕过的大量专利,只能靠开源的编译器规避诉讼。这种模式虽然容易获得客户,但是反而加强了CUDA生态,永远无法实现超越。
第二个是B体系,也可称为是“北斗模式”,强调“全自主”,以龙芯和申威为代表,因为不跟市场主流兼容,所以生态弱。这种模式成本高昂,各公司需维护一整套软件工程团队,积累数十年研发投入。
第三个是C体系,也可称为是“5G模式”,比如RISC-V,走“全开放”的道路,全世界一起来建生态。
因此,谢涛认为,基于RISC-V构建AI算力是必然趋势,也是全球共识。基于RISC-V构建AI算力有很多优势,包括:
• 开放与灵活性
AI工作负载变化快,需要特定的优化才能达到最佳性能;RISC-V开放免费的特性为芯片设计者提供了极大的灵活性,可以根据具体需求定制AI加速器。
• 高度可扩展性
RISC-V的指令集精简且高度可扩展;设计者可以根据需要添加自定义指令集扩展,以增强AI计算的性能和效率。例如,可以增加向量扩展或其他专用于AI的指令集,从而提升计算速度和能效。
• 功耗和效率优势
RISC-V架构通过简洁设计和定制化扩展,可实现高效的能量使用;RISC-V架构能够通过小型且高效的处理单元,减少等待数据传输的时间,提升整体计算效率。
• 生态系统和社区支持
RISC-V生态的多样性和开放性吸引了全球大量开发者和企业加入,为RISC-V的发展提供了强大的推动力和丰富的软件及IP资源,在RISC-V+AI领域具备了良好的发展前景。
在基于RISC-V构建AI算力方向上,谢涛提到,这也会有两种主要模式:Integrated 模式(紧耦合)和Attached 模式(松耦合)。其中,Integrated 模式以 CPU主干为骨架,集成在CPU内部,共享 PC(program counter)、寄存器堆等流水线单元;只是在执行单元部分增加了矩阵或向量单元。
Attached 模式外挂在 CPU上的,会有自己独立的流水线、寄存器堆、缓存等。它是“协处理器”,它可以接收来自一个或多个CPU的指令;异步地执行不同CPU提交过来的任务。
在这两大模式下,谢涛认为,国产RISC-V要在AI算力方面实现突破,需要做到国际标准+开源社区两手抓,以推动RISC-V国际标准为抓手到国际借力,以共建国际开源软件生态为抓手到国际借力。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
RISC-V
+关注
关注
45文章
2322浏览量
46555 -
AI算力
+关注
关注
0文章
74浏览量
8830 -
算力
+关注
关注
1文章
1012浏览量
14943 -
RISC-V处理器
+关注
关注
0文章
80浏览量
10070
发布评论请先 登录
相关推荐
直播预约 |开源芯片系列讲座第24期:SRAM存算一体:赋能高能效RISC-V计算
RISC-V计算报告简介存算一体是一种先进的计算架构技术,以克服传统冯诺依曼架构中计算单元与存储单元分离导致的“内存墙”问题。北京大学集成电路学院团队多年来深耕SRA
RISC-V,即将进入应用的爆发期
RISC-V是一种开放标准指令集架构 (ISA),最初由加州大学伯克利分校的研究人员于2010年开发。业界称,这种开源特性为芯片设计者提供了极大的灵活性,可以根据具体需求定制AI加速器
发表于 10-31 16:06
RISC-V AI技术正式纳入北京大学研究生课程
希姆计算与北京大学达成SOC课程合作2024年10月14日,希姆计算的范福杰博士走进北京大学集成电路学院的研究生课堂,为同学们讲授了一节生动的《现代SoC芯片架构设计实验课程》。RISC-V走进北大
万物智联时代,RISC-V与AI的融合之路该如何走?
在全球科技飞速发展的背景下,RISC-V与人工智能(AI)的结合成为了业内关注的焦点,今天,第四届滴水湖中国RISC-V产业论坛在上海临港滴水湖畔召开,北京大学讲席教授、
RISC-V最重要的方向是AI,但如何构建RISC-V+AI生态系统?
普遍认为RISC-V+AI是未来的大方向。在第四届滴水湖中国RISC-V产业论坛上,圆桌论坛环节也着重聊到了RISC-V+AI这个话题。 随着AI落地的深入,应用方面遇到的挑战也随
RISC-V在中国的发展机遇有哪些场景?
联网市场的重要参与者,拥有庞大的用户基数和丰富的应用场景。RISC-V在中国的发展将受益于这一市场需求的增长。
2. 人工智能(AI)
AI算力
发表于 07-29 17:14
从多核到众核, 赛昉科技RISC-V+NoC IP子系统为算力芯片赋能
全球算力产业已然迈入新一轮的快速发展阶段,RISC-V具备开源开放、模块化等独特优势,使我国能够独立开发、部署满足特定安全需求的算
浅析RISC-V领先ARM的优势
RISC-V的开源特性和定制化能力使其在某些特定领域具有更强的竞争力。
综上所述,RISC-V相对于ARM的优势主要体现在开源与免费、定制化能力强、生态系统的快速发展、安全性与可靠性以
发表于 06-27 08:45
润石科技董事长参加北京大学集成电路学院“未名·芯”论坛
2024年5月5日,在纪念五四运动105周年,也是北京大学建校126周年之际,润石科技董事长张明先生受北京大学集成电路学院校友返校、共叙情谊活动邀请
北京大学-知存科技存算一体联合实验室揭牌,开启知存科技产学研融合战略新升级
5月5日,“北京大学-知存科技存算一体技术联合实验室”在北京大学微纳电子大厦正式揭牌,北京大学集成电路学院院长蔡一茂、北京大学集成电路学院副
risc-v多核芯片在AI方面的应用
得RISC-V多核芯片能够更好地适应AI算法的不同需求,包括深度学习、神经网络等,从而提高芯片的性能和效率,降低成本,使AI边缘计算晶片更具竞争力。
再者,
发表于 04-28 09:20
北京大学高性能计算综合能力竞赛圆满结束
近日,第一届北京大学高性能计算综合能力竞赛(HPCGame)举办了闭幕式暨颁奖典礼。在全体参赛选手的积极参与和精彩角逐下,本届共有来自87所高校,890名选手报名参赛。RISC-V新架构奖获奖选手共
评论