0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技发布40G UCIe IP,加速多芯片系统设计

CHANBAEK 来源:网络整理 2024-09-11 17:18 次阅读

新思科技近日宣布了一项重大技术突破,正式推出全球领先的40G UCIe(Universal Chiplet Interconnect Express)IP全面解决方案。这一创新成果以每引脚高达40 Gbps的惊人速度,重新定义了行业标准,为追求极致计算性能的人工智能数据中心市场带来了前所未有的动力。

UCIe互连作为裸片到裸片连接的行业标杆,对于实现多裸片封装架构中的高带宽、低延迟连接具有不可估量的价值。新思科技的40G UCIe IP解决方案正是基于这一关键需求而精心打造,它能够有效促进异构及同构裸片或芯片组之间的数据流动,确保在复杂的人工智能数据中心系统中,海量数据能够高效、快速地传输,从而大幅提升整体计算效率与性能。

此次发布不仅展示了新思科技在半导体IP领域的深厚积累与创新能力,更为全球多芯片系统设计领域树立了新的标杆,预示着未来数据中心及人工智能应用的性能将迎来质的飞跃。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    452

    文章

    50145

    浏览量

    420464
  • 数据中心
    +关注

    关注

    16

    文章

    4617

    浏览量

    71873
  • 新思科技
    +关注

    关注

    5

    文章

    780

    浏览量

    50284
收藏 人收藏

    评论

    相关推荐

    UCIe规范引领Chiplet技术革新,新思科发布40G UCIe IP解决方案

    随着大型SoC(系统芯片)的设计复杂度和制造难度不断攀升,芯片行业正面临前所未有的挑战。英伟达公司的Blackwell芯片B200,作为业界的一个典型代表,其晶体管数量相比上一代H1
    的头像 发表于 10-16 14:08 253次阅读

    思科发布全球领先的40G UCIe IP,助力芯片系统设计全面提速

    IP,可实现异构和同构芯片之间的快速连接。 新思科40G UCIe PHY IP 能够在同样
    发表于 09-10 13:45 360次阅读

    思科技PCIe 7.0验证IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解决方案,加速HPC和AI等万亿参数领域的芯片设计》中,新思科技宣布推出综合全面的PCI
    的头像 发表于 07-24 10:11 486次阅读
    新<b class='flag-5'>思科</b>技PCIe 7.0验证<b class='flag-5'>IP</b>(VIP)的特性

    思科技携手英特尔推出可量产Multi-Die芯片设计解决方案

    提供了一个统一的协同设计与分析解决方案,通过新思科技3DIC Compiler加速芯片系统的各个阶段的裸晶
    的头像 发表于 07-16 09:42 519次阅读

    思科技面向英特尔代工推出可量产的裸晶芯片设计参考流程,加速芯片创新

    3DIC Compiler协同设计与分析解决方案结合新思科IP加速英特尔代工EMIB技术的异构集成 摘要: 新思科技人工智能(AI)驱动型
    发表于 07-09 13:42 751次阅读

    思科技推出业界首款PCIe 7.0 IP解决方案

    PCIe 7.0 IP解决方案,加速万亿参数领域的芯片设计 新思科技推出业界首款完整的PCIe 7.0 IP解决
    的头像 发表于 06-29 15:13 545次阅读

    思科技与英特尔在UCIe互操作性测试进展

    英特尔的测试芯片Pike Creek由基于Intel 3技术制造的英特尔UCIe IP芯片组成。它与采用台积电公司N3工艺制造的新思科
    的头像 发表于 04-18 14:22 659次阅读

    思科技与英特尔深化合作加速先进芯片设计

    近日,新思科技与英特尔宣布深化合作,共同加速先进芯片设计的步伐。据悉,新思科技的人工智能驱动的数字和模拟设计流程已经成功通过英特尔代工的Intel 18A工艺认证,这一突破性的进展标志
    的头像 发表于 03-06 10:33 578次阅读

    思科技与英特尔深化合作,以新思科IP和经Intel 18A工艺认证的EDA流程加速先进芯片设计

     芯片制造商与EDA解决方案和广泛的IP组合紧密合作, 能够提升产品性能并加快上市时间 摘要: 新思科技数字和模拟EDA流程经过认证和优化,针对Intel 18A工艺实现功耗、性能和面积目标
    发表于 03-05 10:16 311次阅读

    模光纤如何实现40G/100G网络升级?

    模光纤如何实现40G/100G网络升级? 模光纤是一种传输介质,可以传送光信号。40G/100G
    的头像 发表于 12-27 10:50 606次阅读

    100G光模块的封装形式 100G光模块可以插40G端口吗?

    100G光模块的封装形式和其是否能够插入40G端口的问题。 1. 封装形式: 100G光模块的封装形式主要有以下几种: (1) CFP:CFP是100G光模块最早被广泛采用的封装形式之
    的头像 发表于 12-27 10:50 1719次阅读

    40G AOC线缆全系列产品知识详解

    40G AOC(Active Optical Cable)线缆作为高速数据传输的重要组成部分,在现代通信和数据中心应用中扮演着重要角色。
    的头像 发表于 12-14 14:12 539次阅读
    <b class='flag-5'>40G</b> AOC线缆全系列产品知识详解

    思科技加入“Arm全面设计”生态系统并提供IP芯片设计服务

    思科技加入“Arm全面设计”(Arm Total Design)生态系统并提供IP芯片设计服务,通过Synopsys.ai全栈式AI驱动型EDA全面解决方案和硬件辅助验证产品组合降
    的头像 发表于 11-17 09:24 691次阅读

    使用UCIe IP确保Die系统可靠性

    Die(晶粒)系统由多个专用功能晶粒(或小芯片)组成,这些晶粒组装在同一封装中,以创建完整的系统。多晶粒系统最近已经成为克服摩尔定律放缓的
    的头像 发表于 11-16 17:29 558次阅读
    使用<b class='flag-5'>UCIe</b> <b class='flag-5'>IP</b>确保<b class='flag-5'>多</b>Die<b class='flag-5'>系统</b>可靠性

    40G到100G:WTD高速光模块对偏振复用相干检测技术的选择

    电子发烧友网站提供《从40G到100G:WTD高速光模块对偏振复用相干检测技术的选择.pdf》资料免费下载
    发表于 11-10 11:45 0次下载
    从<b class='flag-5'>40G</b>到100<b class='flag-5'>G</b>:WTD高速光模块对偏振复用相干检测技术的选择