电子发烧友网报道(文/吴子鹏)以前谈论AI创新,更多会聚焦在核心处理器和算法上。不过,随着AI功能的复杂度提升,传统形式的IC设计已经很难覆盖全部的功能,系统级创新成为创新的新动能。在2024新思科技开发者大会上,新思科技主要阐述的便是如何通过EDA工具、IP和一系列软硬件解决方案从芯片到系统赋能创新,和广大开发者一起共创万物智能的未来。
新思科技总裁兼首席执行官盖思新(Sassine Ghazi)表示:“三十多年来,我们不断超越自己,致力于加速科技创新,以更好地赋能芯片公司、系统级公司乃至整个产业生态的发展。”为此,新思科技推出了“从芯片到系统设计解决方案”的创新设计范式,通过全球领先的AI驱动型EDA全面解决方案Synopsys.ai和电子数字孪生技术、广泛且经验证的IP产品组合、以及3DIC系统设计解决方案,全面助力AI、智能汽车、智能制造等前沿科技领域应对挑战,大幅提升他们的研发能力和生产力。
利用这些先进的工具,新思科技可以帮助开发者更好地实现AI方案创新。我们在开篇提到了系统级创新,事实上当前复杂的AI SoC就是一个大的系统。新思科技拥有完整的解决方案,帮助完成复杂SoC的设计。比如,新思科技提供一系列异构集成综合技术来应对多芯粒系统的设计挑战,包括早期架构探索、Chiplet(芯粒)互联、硅IP、系统签核和测试诊断等方案。
在这些方案里,新思科技3DIC Compiler是业内仅有的统一、2.5和3D多裸晶芯片封装协同设计与分析平台,3DIC Compiler建立在新思科技Fusion Design Platform的通用的、统一数据模型的基础架构之上,并结合了众多变革性的多芯粒设计功能,以提供一个从架构到签核的完整的平台。
相信随着科技的发展,新思科技会将更多创新技术融入EDA工具中,也会赋能更广泛的智能化应用。正如新思科技全球资深副总裁、新思中国董事长兼总裁葛群先生所言,新思科技将加速技术创新步伐,与千行百业“在一起”,与开发者“在一起”,打造从芯片到系统的超融合创新平台,为全球科技发展提供源源不断的动力。
UCIe是一个综合规范,定义了一个完整的die-to-die互连堆栈,支持多种协议,包括PCIe、CXL和厂商定义的流式协议。它采用各种数据包(flit)格式作为传输机制,并允许使用原始格式,在这种情况下可以绕过芯片间(Die-to-Die, D2D)适配器的CRC/重试功能。UCIe确保了兼容设备的互操作性,这是实现多die系统市场的强制性要求。
为了更好地帮助开发者利用好UCIe协议,新思科技正式发布全球领先的40G UCIe IP。新思科技40G UCIe IP的完整解决方案包括了物理层、控制器和验证IP,是新思科技全面、可扩展的多芯片系统设计解决方案的关键组成部分,可实现从早期架构探索到制造的快速异构集成。新思科技40G UCIe IP支持有机基板和高密度先进封装技术,使开发者能够灵活地探索适合其需求的封装选项。
新思科技40G UCIe IP带来非常多的创新功能。比如,新思科技40G UCIe IP提供了测试和芯片生命周期管理 (SLM) 功能,可以帮助开发者显著提升多芯粒系统的可靠性;新思科技40G UCIe IP提供单参考时钟功能,简化了时钟架构并优化了功耗;新思科技40G UCIe IP支持业界广泛的芯片上互连结构,包括 AXI、CHI 芯片到芯片、streaming、PCI Express 和 CXL,保障了开发者设计的灵活性。
盖思新在介绍新思科技40G UCIe IP时提到,新思科技40G UCIe IP面向AI、数据中心等领域提供全球领先的高带宽,并且能够在整个芯片生命周期内提高可测试性和可靠性,助力芯片产业提升生产力,持续加速Multi-Die等前沿科技的发展。
新思科技总裁兼首席执行官盖思新(Sassine Ghazi)表示:“三十多年来,我们不断超越自己,致力于加速科技创新,以更好地赋能芯片公司、系统级公司乃至整个产业生态的发展。”为此,新思科技推出了“从芯片到系统设计解决方案”的创新设计范式,通过全球领先的AI驱动型EDA全面解决方案Synopsys.ai和电子数字孪生技术、广泛且经验证的IP产品组合、以及3DIC系统设计解决方案,全面助力AI、智能汽车、智能制造等前沿科技领域应对挑战,大幅提升他们的研发能力和生产力。
EDA和AI的双向奔赴
新思科技在通过EDA工具和相关方案赋能AI产业的发展,同时新思科技的EDA工具也是AI技术蓬勃发展的受益者。以盖思新提到的Synopsys.ai为例,Synopsys.ai是一个全栈式的AI驱动型EDA解决方案,在整个EDA堆栈中充分利用生成式人工智能(GenAI)力量,进一步提高先进芯片设计达成结果的效率。Synopsys.ai通过对话智能来提供协作、生成和自主功能。在大语言模型(LLM)的支持下,Synopsys.ai的GenAI功能可以部署在任何本地环境或云环境中。在Synopsys.ai套件中集成GenAI将为芯片开发者提供协作功能,以及专业化的工具指导;用于RTL设计、验证及其他辅助资料创建的生成功能;用自然语言方式创建工作流程的自主功能。利用这些先进的工具,新思科技可以帮助开发者更好地实现AI方案创新。我们在开篇提到了系统级创新,事实上当前复杂的AI SoC就是一个大的系统。新思科技拥有完整的解决方案,帮助完成复杂SoC的设计。比如,新思科技提供一系列异构集成综合技术来应对多芯粒系统的设计挑战,包括早期架构探索、Chiplet(芯粒)互联、硅IP、系统签核和测试诊断等方案。
在这些方案里,新思科技3DIC Compiler是业内仅有的统一、2.5和3D多裸晶芯片封装协同设计与分析平台,3DIC Compiler建立在新思科技Fusion Design Platform的通用的、统一数据模型的基础架构之上,并结合了众多变革性的多芯粒设计功能,以提供一个从架构到签核的完整的平台。
相信随着科技的发展,新思科技会将更多创新技术融入EDA工具中,也会赋能更广泛的智能化应用。正如新思科技全球资深副总裁、新思中国董事长兼总裁葛群先生所言,新思科技将加速技术创新步伐,与千行百业“在一起”,与开发者“在一起”,打造从芯片到系统的超融合创新平台,为全球科技发展提供源源不断的动力。
全球领先的40G UCIe IP
当AI芯片成为一个复杂的系统之后,芯片内部的互联就变得非常关键。尤其是在Chiplet逐渐成为设计复杂SoC的有效手段之后,互联的敏捷设计和效率就变得更加重要。在构建多芯粒系统时,UCIe(Unified Chiplet Interconnect Express)被寄予厚望。UCIe是一个综合规范,定义了一个完整的die-to-die互连堆栈,支持多种协议,包括PCIe、CXL和厂商定义的流式协议。它采用各种数据包(flit)格式作为传输机制,并允许使用原始格式,在这种情况下可以绕过芯片间(Die-to-Die, D2D)适配器的CRC/重试功能。UCIe确保了兼容设备的互操作性,这是实现多die系统市场的强制性要求。
为了更好地帮助开发者利用好UCIe协议,新思科技正式发布全球领先的40G UCIe IP。新思科技40G UCIe IP的完整解决方案包括了物理层、控制器和验证IP,是新思科技全面、可扩展的多芯片系统设计解决方案的关键组成部分,可实现从早期架构探索到制造的快速异构集成。新思科技40G UCIe IP支持有机基板和高密度先进封装技术,使开发者能够灵活地探索适合其需求的封装选项。
新思科技40G UCIe IP带来非常多的创新功能。比如,新思科技40G UCIe IP提供了测试和芯片生命周期管理 (SLM) 功能,可以帮助开发者显著提升多芯粒系统的可靠性;新思科技40G UCIe IP提供单参考时钟功能,简化了时钟架构并优化了功耗;新思科技40G UCIe IP支持业界广泛的芯片上互连结构,包括 AXI、CHI 芯片到芯片、streaming、PCI Express 和 CXL,保障了开发者设计的灵活性。
盖思新在介绍新思科技40G UCIe IP时提到,新思科技40G UCIe IP面向AI、数据中心等领域提供全球领先的高带宽,并且能够在整个芯片生命周期内提高可测试性和可靠性,助力芯片产业提升生产力,持续加速Multi-Die等前沿科技的发展。
结语
在人工智能时代,应用对算力需求的速度要快于芯片的发展速度,在2024新思科技开发者大会和一些公开报告上都提到了这一点。当传统意义上的芯片算力跟不上AI应用的需求时,多芯粒系统成为突破性能的关键,新思科技能够提供完整的、领先的解决方案,帮助开发者应对复杂SoC的设计,让AI硬件系统性能提升换挡提速。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
IC设计
+关注
关注
37文章
1287浏览量
103430 -
新思科技
+关注
关注
5文章
775浏览量
50188
发布评论请先 登录
相关推荐
从芯片到系统赋能创新:2024新思科技开发者大会共创万物智能未来
9月10日,芯片行业年度嘉年华“2024新思科技开发者大会”在上海成功举办,汇聚全球科技领袖,与全场芯片开发者们一起探讨如何加速从芯片到更广泛科技领域的创新,共创万物智能时代。 新
发表于 09-11 10:45
•194次阅读
【书籍评测活动NO.44】AI for Science:人工智能驱动科学创新
《AI for Science:人工智能驱动科学创新》 这本书便将为读者徐徐展开AI for Science的美丽图景,与大家一起去了解:
人工智能究竟帮科学家做了什么?
人工智能将如何改变我们所生
发表于 09-09 13:54
平衡创新与伦理:AI时代的隐私保护和算法公平
在人工智能技术飞速发展的今天,它不仅带来了前所未有的便利和效率,也暴露出了一系列伦理和隐私问题。从数据隐私侵犯到“信息茧房”的形成,再到“大数据杀熟”、AI歧视和深度伪造技术的威胁,AI
发表于 07-16 15:07
新思科技面向英特尔代工推出可量产的多裸晶芯片设计参考流程,加速芯片创新
英特尔代工(Intel Foundry)的EMIB先进封装技术,可提升异构集成的结果质量; 新思科技3DIC Compiler是一个从探索到签核的统一平台,可支持采用英特尔代工EMIB封装技术的多裸晶芯片
发表于 07-09 13:42
•721次阅读
AI时代创新潮涌,从探路到引路,萤石云引领千行百业创新
步入AI新时代,AI、云计算、大数据等技术迅速迭代,并日益融入经济社会发展各领域全过程,数字经济成为推动千行百业转型升级的重要驱动力量。今年的政府工作报告提出,深入推进数字经济创新发展。积极推进数字
作为嵌入式系统核心,FPGA如何从产品和系统侧赋能创新?
2016年到2023年的年复合增长率为10.1%。从市场规模和增速不难看出,FPGA依然是一个小而美的市场,但深刻影响着全球各行业的科技创新。 在2024上海国际嵌入式展(embedd
ADVANCE.AI 荣登甲子光年「星辰100:2024中国AI出海服务创新企业」榜单
5月15日,中国科技产业智库「甲子光年」主办的「AI创生时代——2024甲子引力X科技产业新风向」大会在北京顺利举办。为表彰在AI领域中取得卓越成就的企业,此次大会推出2024【星辰100】创
新思科技与台积公司深度合作,推动芯片设计创新
新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示:“新思科技在可投产的EDA流程和支持3Dblox标准的3DIC Compiler光子集成方面的先进成果,结合我们广泛的IP产品组合,使得我们与台积公司能够助力开发者基于台积公司先进工艺加速下一代芯片设计
紫光同创荣获第七届“IC创新奖”-技术创新奖
3月23日,由中国集成电路创新联盟(大联盟)举办的“2024 集成电路产业链协同创新发展交流会暨中国集成电路创新联盟大会”在北京圆满落幕,大会同期颁发了第七届IC
新思科技全球用户大会召开,探讨万物智能时代的创新机遇
近日,新思科技(Synopsys)在硅谷圣克拉拉会议中心成功举办了备受瞩目的“新思科技全球用户大会(SNUG)”。此次大会汇集了业界精英,共同探讨万物智能时代的技术创新。
新思科技收购Ansys,引领芯片系统设计解决方案
新思科技总裁Sassine Ghazi称,面对系统复杂性与AI、芯片需求大增以及软件定义系统等趋势的挑战,我们共计天下的EDA与Ansys严谨的仿真分析技术将引领
浪潮信息刘军:智算力系统创新 加速生成式AI产业发展
信息对于智算力系统创新和AI产业发展的思考。 以下为演讲实录整理 当前,生成式人工智能和大模型推动算力需求高速增长,如何通过智算力系统来更好地支撑
新思科技携手台积公司加速N2工艺下的SoC创新
多次成功流片,模拟设计流程也正应用于多个设计项目。这些设计流程在AI驱动型Synopsys.ai 全栈式EDA解决方案的支持下,大大提升了生产率。新思科技针对台积公司N2工艺开发的基础IP和接口IP
OpenHarmony创新赛 | 您有一份创新激励奖待领取 请查收!
2023开源和信息消费大赛
开放原子开源大赛OpenHarmony创新赛
(以下简称“OpenHarmony创新赛”)
正如火如荼的进行当中
赛程也即将进入到提交作品的关键阶段
为了鼓励更多参赛队
发表于 09-21 15:32
评论