0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

逐浪IDAS 2024:思尔芯展示RISC-V图形化显示与联合仿真创新

思尔芯S2C 2024-09-26 08:07 次阅读

2024年9月23日至24日,备受瞩目的第二届设计自动化产业峰会(IDAS 2024)在上海张江顺利举行。本次峰会以“逐浪”为主题,与产业上下游头部企业、高校、科研院所等共探EDA集成电路领域的无限可能。作为国内首家数字EDA企业,思尔芯受邀亮相此次峰会。

4a395574-7b9b-11ef-bb4b-92fbcf53809c.jpg4a5af940-7b9b-11ef-bb4b-92fbcf53809c.jpg展会现场,思尔芯更是以完善的数字前端EDA解决方案亮相,通过生动的现场Demo体验,向与会者全方位展示了技术实力与创新成果。其中,RISC-V香山图形化显示项目作为RISC-V架构芯片设计作为典型代表,不仅凸显了思尔芯在原型验证技术领域的深厚积累,也为RISC-V架构的多元化应用探索树立了行业典范。

此外,思尔芯还展示了联合仿真Demo,同样吸引了众多与会者的目光。该Demo由思尔芯“芯神匠”架构设计与“芯神驰”软件仿真组成。近年来,随着半导体行业的快速发展,联合仿真技术对于提升设计验证效率与关键部件的验证是一种重要的手段。它通过整合软硬件资源,构建了一个能够集成并协调多个仿真系统与现实系统运行的联合仿真平台。思尔芯的“芯神匠”架构设计工具,该平台能够一站式完成架构设计、设计验证,并通过不同抽象层次的建模仿真优化IP、SoC及系统。思尔芯的联合仿真框架不仅基于图形化的架构建模方式,提供了直观易用的操作界面,还通过紧密结合架构建模与混合仿真验证,实现了对设计错误的快速发现与精确定位,极大地提升了设计效率与质量。尤为值得一提的是,“芯神匠”还可与思尔芯的其他EDA工具,例如芯神鼎硬件仿真、芯神瞳原型验证等无缝对接,实现混合仿真,这种高度集成的解决方案进一步增强了设计验证的全面性和准确性。

思尔芯通过其创新的Demo,不仅展示了公司在EDA领域的技术实力和创新能力,更为行业内外提供了宝贵的实践经验和启示。未来,随着半导体技术的不断进步和市场需求的日益多样化,思尔芯将继续深耕数字EDA领域,不断优化自有EDA工具,以市场为导向为全球客户提供更加高效的设计验证解决方案。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 仿真
    +关注

    关注

    50

    文章

    3976

    浏览量

    133029
  • RISC-V
    +关注

    关注

    44

    文章

    2156

    浏览量

    45749
  • 思尔芯
    +关注

    关注

    0

    文章

    110

    浏览量

    1226
收藏 人收藏

    评论

    相关推荐

    IDAS 2024:RISC-V图形显示仿真技术革新

     2024年9月23日至24日,万众瞩目的第二届设计自动产业峰会(IDAS 2024)在上海张江科技城圆满落幕。本届峰会以“
    的头像 发表于 09-25 16:52 347次阅读

    加入甲辰计划,共推RISC-V生态

    近日,国内领先的数字EDA解决方案提供商(S2C)宣布了一项重要战略举措——正式加入甲辰计划(RISC-V Prosperity 2036),标志着其在推动
    的头像 发表于 09-10 16:38 301次阅读

    加入甲辰计划,持续助力共推 RISC-V 生态

    2024年09月05日,作为国内首家数字EDA供应商,(S2C)宣布正式加入甲辰计划(RISC-VProsperity2036)。
    的头像 发表于 09-05 08:05 339次阅读
    <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>加入甲辰计划,持续助力共推 <b class='flag-5'>RISC-V</b> 生态

    RISC-V Summit China 2024 | 青稞RISC-V+接口PHY,赋能RISC-V高效落地

    RISC-V内核+接口底层根技术”的自研体系,深度剖析了全栈研发模式在推动RISC-V应用落地上的原生优势。 青稞RISC-V将芯片技术自主进一步深入到内核自主,凭借由核到、由内而
    发表于 08-30 17:37

    亮相RISC-V中国峰会,展示架构建模与混合仿真验证方法

    NEWS2024RISC-V中国峰会2024年8月21-23日,亮相第四届RISC-V中国
    的头像 发表于 08-30 12:44 126次阅读
    <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>亮相<b class='flag-5'>RISC-V</b>中国峰会,<b class='flag-5'>展示</b>架构建模与混合<b class='flag-5'>仿真</b>验证方法

    2024 RISC-V 中国峰会:华秋电子助力RISC-V生态!

    160+,生态技术文章8000+,策划了70多场RISC-V系列公开课,号召更多合作伙伴一起加入,参与RISC-V开发者生态共建。 不仅如此,电子发烧友联合RISC-V生态平台伙伴发起
    发表于 08-26 16:46

    受邀参加2024 RISC-V中国峰会

    备受瞩目的RISC-V中国峰会将于2024年8月19日至25日在杭州盛大举行,这场科技盛宴以杭州为起点,辐射全国乃至全球RISC-V生态,旨在深度挖掘RISC-V技术的无限潜力,并携手
    的头像 发表于 08-01 17:38 763次阅读

    2024 第四届 RISC-V 中国峰会将于 8 月 19 日至 25 日在杭州举办

    、开源技术社区参与。本届 RISC-V 中国峰会不仅是技术爱好者的盛会,也是企业展示实力和创新成果的重要舞台。 本届峰会得到了浙江省杭州市的大力支持,由浙江大学杭州国际科创中心作为主办方,国科大杭州高等
    发表于 07-28 16:14

    数字EDA赋能RISC-V落地演进技术研讨会成功举办

    为了推动RISC-V技术的落地与演进,国家集成电路设计深圳产业基地携手,于2024年6月
    的头像 发表于 06-21 08:24 309次阅读
    数字EDA赋能<b class='flag-5'>RISC-V</b>落地演进技术研讨会成功举办

    原科技牵头的RISC-V创新联合体获正式认定授牌

    在近日以“临港科创 新质未来”为主题的2024临港科创大会上,原科技牵头组建的RISC-V创新联合体正式获得认定授牌。这一创新联合体是由
    的头像 发表于 03-28 09:19 399次阅读

    亮相第二届玄铁RISC-V生态大会

    领先的数字EDA供应商应邀参与此次盛会,并在会场设立展台,向参会者展示了其针对RISC-V开发的全面数字前端解决方案,为芯片设计领域注
    的头像 发表于 03-16 10:11 1417次阅读

    助力RISC-V高效开发!亮相玄铁RISC-V生态大会

    2024年3月14日,由达摩院主办的第二届玄铁RISC-V生态大会在深圳圆满举行。大会以“开放·连接”为主题,聚焦了RISC-V技术在各行业中的商业化成功案例及其最新研发成果。
    的头像 发表于 03-15 08:22 279次阅读
    助力<b class='flag-5'>RISC-V</b>高效开发!<b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>亮相玄铁<b class='flag-5'>RISC-V</b>生态大会

    亮相玄铁RISC-V生态大会 EDA助力RISC-V高效开发

    2024年3月14日,由达摩院主办的第二届玄铁RISC-V生态大会在深圳圆满举行。大会以“开放·连接”为主题,聚焦了RISC-V技术在各行业中的商业化成功案例及其最新研发成果。
    的头像 发表于 03-14 19:02 2244次阅读
    <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>亮相玄铁<b class='flag-5'>RISC-V</b>生态大会 <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>EDA助力<b class='flag-5'>RISC-V</b>高效开发

    原型验证助力香山RISC-V处理器迭代加速

    2023年10月19日,(S2C)宣布北京开源芯片研究院(简称“开院”)在其历代“香山”RISC-V处理器开发中采用了
    的头像 发表于 10-25 08:24 460次阅读
    <b class='flag-5'>思</b><b class='flag-5'>尔</b><b class='flag-5'>芯</b>原型验证助力香山<b class='flag-5'>RISC-V</b>处理器迭代加速

    原型验证助力香山RISC-V处理器迭代加速

    2023年10月19日, (S2C) 宣布 北京开源芯片研究院(简称“开院”) 在其历代“香山” RISC-V 处理器开发中采用了
    的头像 发表于 10-24 16:28 569次阅读