VDMOS技术概述和特点

以下文章来源于学习那些事，作者fastwriter

在过去的二十年间，MOSFET作为开关器件发展迅速。然而，由于MOSFET的通态功耗较高，导通电阻受击穿电压限制而存在一个极限，被称为“硅极限”。为了突破这一限制，研发人员便引入了一种新型的半导体工艺——垂直双扩散金属氧化物半导体（VDMOS）。

VDMOS技术概述

VDMOS是一种被广泛应用的新型功率半导体器件。以常规VDMOS为基础，研发者引入了超结构，使得VDMOS不仅具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好、驱动电路简单等特性，还去除了VDMOS导通电阻随击穿电压急剧增大的缺点，从而显著提升了系统效率。

目前，这种技术已经广泛应用于手机、电脑、照明等消费电子产品，以及服务器电源、通讯电源等工业电子领域，甚至还广泛应用于汽车电子领域的充电桩和车载充电器。

超结构VDMOS的特点

在这种超结构VDMOS中，耐压层由交替的高掺杂N柱和P柱构成，其中N柱和P柱中的掺杂总量相等。在导通状态下，电流从源极经由N柱流到漏极，而P柱内部则不存在导电通道。在阻断状态下，超结VDMOS的漂移区通过P柱的辅助耗尽作用在较低漏电压下就完全耗尽。

由于这种完全耗尽，P柱与N柱中等量的异种电荷相互抵消，实现了电荷平衡。这样，电场在漂移区中处处相等，使击穿电压近似于临界电场与漂移区厚度的乘积，从而使得超结VDMOS的特征导通电阻与其击穿电压呈近似线性关系（1.32方甚至到1.03方），而不是传统的2.5方关系，这使得我们可以进一步减小导通电阻。

超结实现工艺

要实现超结结构，我们主要有两种工艺：多次外延工艺和深槽刻蚀加掺杂。多次外延工艺是在N型衬底上多次生长外延区，并在每次外延后都进行P型离子注入，并推结形成连续的P柱。

虽然这种方法可以形成具有良好晶格质量的超结耐压层，并且缺陷和界面态较少，但是如果需要形成较好的超结形貌，每次外延层的厚度必须相对固定且较薄，这样，随着器件耐压增大，外延次数也会增大，从而使得成本增加。

相比之下，深槽刻蚀加掺杂则是在外延层上刻蚀出深沟槽，然后再对槽进行内部掺杂。这种工艺有三种常见的掺杂方式，包括外延填充、斜角注入掺杂和气相掺杂。

这种工艺实现的超结耐压区相比多次外延工艺更能实现较小的深宽比，同时形成的超结区掺杂分布也较均匀，有利于降低导通电阻。

应用前景与挑战

总的来说，无论是多次外延工艺，还是深槽刻蚀加掺杂，都为我们提供了实现超结VDMOS的可能。这种技术为电子产品提供了巨大的效率，已被广泛应用，并展现出大量的潜力。

随着研发人员对这一技术的进一步探索和改进，我们有理由相信，这种超结VDMOS技术的应用会更加广泛，其效益也将更加显著。对于消费者和工业用户来说，这无疑是一种值得期待的发展。