Efinity目前不支持联合仿真,只能通过调用源文件仿真。
我们生成一个fifo IP命名为fifo_sim
在Deliverables中保留Testbench的选项。
在IP的生成目录下会有以下几个文件
我们来看下modelsim.do文件,里面vlog了fifo_tb.sv文件,另外还调用了flist文件里的文件,flist只有一个文件那就是fifo_sim.v。所以这个仿真只使用了两个文件。
如果生成默认的IP或者自己的IP,目前FIFO的IP仿真可能会有一个错误 。提示在fifo_tb.sv的409行没有rd_valid_o和almost_empty_o
这是因为仿真文件只能仿真特定配置的IP,或者自带的仿真文件只适用于某些参数的设置。上面的问题是因为IP生成是没有打开Enable Programmbel Empty Option和Optional Signals两个选项。
我们需要打开这两个选项重新生成IP,注意重新生成IP时要关闭modeslim.
这里在把modelsim的路径转向文件所在的路径,比如我的路径如下:
cd E:/FPGA_Prj//ip/fifo_sim/Testbench/
然后执行do modelsim.do即可以仿真。
-
IP
+关注
关注
5文章
1727浏览量
150118 -
仿真
+关注
关注
50文章
4134浏览量
134145 -
fifo
+关注
关注
3文章
390浏览量
43947
发布评论请先 登录
相关推荐
Freescale V1 ColdFire处理器
![Freescale <b class='flag-5'>V1</b> ColdFire处理器](https://file1.elecfans.com//web2/M00/A6/14/wKgZomUMO6KAOx-WAAAR3RnPW0c322.jpg)
Arm Neoverse V1 PMU指南
XILINX FPGA IP之FIFO Generator例化仿真
![XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>FIFO</b> Generator例化<b class='flag-5'>仿真</b>](https://file1.elecfans.com/web2/M00/A2/0E/wKgZomT5pgqAeUK7AAHG5BAiSgU748.jpg)
Efinity Interface Designer报错案例-v1
![<b class='flag-5'>Efinity</b> Interface Designer报错案例-<b class='flag-5'>v1</b>](https://file1.elecfans.com/web2/M00/B5/F6/wKgZomV30z2AJ29_AAAMnuf5M-s741.png)
Efinity debugeri常见问题总结-v1
![<b class='flag-5'>Efinity</b> debugeri常见问题总结-<b class='flag-5'>v1</b>](https://file1.elecfans.com/web2/M00/E7/3C/wKgZomZLD4WAIY-jAAAqSxs2LgQ157.png)
Efinity编译生成文件使用指导-v1
![<b class='flag-5'>Efinity</b>编译生成文件使用指导-<b class='flag-5'>v1</b>](https://file1.elecfans.com/web2/M00/02/51/wKgZoma6-4iAHnXuAABuYLRstYU823.jpg)
评论