0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于Atlas的MFIS结构器件电学性能模拟设计

电子设计 来源:网络整理 作者:工程师吴畏 2018-06-08 17:40 次阅读

近年来,由具有金属-铁电-绝缘层-半导体(MFIS)结构的铁电场效应晶体管(FeFET)组成的铁电存储器,以其非破坏性读出、存储密度高等优点,成为最具潜力的下一代非挥发性存储器件之一。MFIS结构作为FeFET的核心部件,其电学性能将影响到铁电存储器的存储能力和稳定性。在已有的研究中,研究者一方面采用实验方法研究MFIS结构器件的电学性能,另一方面试图从理论上对器件的电学性能进行研究。

本文将利用Silvaco公司的Atlas器件模拟软件,结合Miller等人的铁电极化模型及电荷薄片模型,对MFIS结构器件的C—V特性及记忆窗口进行模拟,讨论应用电压、绝缘层厚度及材料对MFIS结构器件的影响,探讨提高MFIS结构器件性能的有效途径。

1 MFIS器件结构

MFIS结构是在传统MOS电容器的基础上,在金属电极和绝缘层之间增加具有极化行为的铁电材料,利用铁电层的极化行为进行二进制数据存储。图1为典型MFIS结构及其等效电路,铁电层厚度为df,绝缘层厚度为di。理想情况下,不考虑各层之间的界面捕获电荷、界面态及各层内部空间电荷和杂质的影响。电容器的上电极为肖特基接触,下电极为欧姆接触。基底采用均匀掺杂的p型硅,厚度达到要求。

基于Atlas的MFIS结构器件电学性能模拟设计

2 模拟方法

Silvaco公司的器件模拟软件Atlas,可以对二维和三维模式下半导体器件的直流、交流及时域响应等进行仿真和分析。为考虑MFIS结构器件中铁电层计划行为的饱和状态及非饱和状态,Miller等人提出的铁电极化模型被改进。在Model语句中引入两种状下的极化模型Ferro和Unsat.Ferro,器件的相关参数在Material语句中进行设置。由于MFIS结构器件在实际应用中多工作于高频状态,需要设置Ferro模型中Fer-roDamp参数为1。考虑到铁电薄膜、半导体基底及金属电极之间的功函数关系,MFIS结构的上电极和下电极分别被设定为肖特基接触和欧姆接触。铁电层采用BNT铁电薄膜,厚度为200 nm,其参数可以由文献中得到,具体参数如表1所示。

基于Atlas的MFIS结构器件电学性能模拟设计

3 结果与讨论

3.1 应用电压对MFIS结构器件的影响

应用电压的大小不仅能影响铁电存储器的存储能力及稳定性,还会影响到其与半导体集成电路的兼容性。图2中给出了不同应用电压下MFIS器件的C—V特性及记忆窗口。绝缘层为CeO2,应用电压从2V增加到5 V。由图中可以看出,由于铁电层的极化行为,MFIS器件的C—V曲线在不同的扫描电压方向上出现平移,呈现顺时针的回线状,并且其宽度随应用电压的增加逐渐变宽。MFIS器件的记忆窗口随应用电压的增加而逐渐增大,并在8 V时达到饱和。记忆窗口的大小直接影响着MFIS器件的稳定性。在较小的记忆窗口下,存储器的“0”和“1”两个逻辑态容易出现混淆,导致数据存取失败,因此适当增加应用电压,有利于提高MFIS器件的存储稳定性。

基于Atlas的MFIS结构器件电学性能模拟设计

3.2 绝缘层厚度对MFIS结构器件的影响

MFIS器件绝缘层的厚度会影响到MFIS结构的性能。图3中给出了不同绝缘层厚度下MFIS器件的C—V特性及记忆窗口。器件的应用电压为5 V,绝缘层采用CeO2,厚度从1 nm增加到5 nm。从图中可以看出,在一定的应用电压下,MFIS器件的C—V曲线随绝缘层厚度的增加变窄,记忆窗口随之减小,这与文献中报道的绝缘层厚度对MFIS器件电学性能的影响一致。这可以由加在铁电层上的有效电场进行解释。铁电层上的有效电场Ef为

基于Atlas的MFIS结构器件电学性能模拟设计

其中,CG为应用电压;εf和εi为铁电层和绝缘层的相对介电常数。显然,铁电层上的有效电场随着绝缘层厚度的增加而减小,从而导致铁电层逐渐远离饱和状态,使得电容器的记忆窗口减小。

基于Atlas的MFIS结构器件电学性能模拟设计

3.3 绝缘层材料对MFIS结构器件的影响

由式(1)可以看出,具有高介电常数εi的绝缘层,能够使分配在铁电层上的有效电场增加,从而使铁电层趋于饱和,产生一个较大的记忆窗口。为研究不同绝缘层材料对MFIS器件相关性能的影响,利用Arias软件对采用SiO2、Si3N4、Y2O3、HfO2及CeO2作为绝缘层的MFIS器件的C—V特性及记忆窗口进行了模拟和分析。

图4给出了在5 V的应用电压下,分别采用不同绝缘层材料时MFIS器件的C—V特性及记忆窗口。从图中可以看出,MFIS器件的C—V曲线随绝缘层介电常数的增加逐渐变宽,其记忆窗口从0.36 V增大到1.09 V,并逐渐趋于饱和。

基于Atlas的MFIS结构器件电学性能模拟设计

图5为不同绝缘层材料时MFIS器件的记忆窗口随应用电压的变化。从图中可以看出,高介电常数为绝缘层jf,MFIS器件的记忆窗口在7 V时达到饱和,而低介电常数为绝缘层时,记忆窗口在15 V时仍未达到饱和。这意味着在一定厚度下,高介电常数的绝缘层能够使MFIS器件的记忆窗口在一个较低的应用电压下达到饱和,从而减小工作电压,使得其与现代集成电路设计工艺相兼容。

基于Atlas的MFIS结构器件电学性能模拟设计

4 结束语

利用器件模拟软件Arias,结合饱和状态及非饱和状态下的铁电极化模型,研究了应用电压、绝缘层厚度及材料对MFIS器件的C—V特性及记忆窗口的影响。仿真结果表明,增加应用电压、减小绝缘层厚度及采用高介电常数材料,可以使器件的C—V曲线逐渐变宽,记忆窗口逐渐增大。但是考虑到MFIS器件与现代集成电路的工作电压的兼容性,以及过薄的绝缘层可能会引起的漏电流,使得采用高介电常数的绝缘材料作为MFIS器件的绝缘层成为一个提高MFIS器件性能的有效途径。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 模拟设计
    +关注

    关注

    1

    文章

    55

    浏览量

    18435
  • Atlas
    +关注

    关注

    0

    文章

    27

    浏览量

    14173
收藏 人收藏

    评论

    相关推荐

    求微电网模拟设计电路图和元器件清单,拜托了

    求微电网模拟设计电路图和元器件清单,拜托了
    发表于 08-09 10:41

    模拟设计中噪声分析误区

    作者:Scott Hunt噪声是模拟电路设计的一个核心问题,它会直接影响能从测量中提取的信息量,以及获得所需信息的经济成本。遗憾的是,关于噪声有许多混淆和误导信息,可能导致性能不佳、高成本的过度设计或资源使用效率低下。本文阐述关于模拟设
    发表于 07-23 06:01

    模拟设计的原则有哪些

    模拟设计的100条圣经
    发表于 02-25 07:24

    模拟设计中的噪声误区

    噪声是模拟电路设计的一个核心问题,它会直接影响能从测量中提取的信息量,以及获得所需信息的经济成本。遗憾的是,关于噪声有许多混淆和误导信息,可能导致性能不佳、高成本的过度设计或资源使用效率低下。今天咱们就跟随ADI攻城狮的脚步了解下关于
    发表于 03-02 06:48

    LED器件电学指标有哪几项

    LED器件电学指标有哪几项?LED器件的极限参数有哪几项? LED的其他电学参数是什么?LED有哪些应用?
    发表于 08-03 07:30

    基于AtlasMFIS结构器件电学性能模拟

    本文将利用Silvaco公司的Atlas器件模拟软件,结合Miller等人的铁电极化模型及电荷薄片模型,对MFIS结构
    发表于 07-13 10:32 2047次阅读
    基于<b class='flag-5'>Atlas</b>的<b class='flag-5'>MFIS</b><b class='flag-5'>结构</b><b class='flag-5'>器件</b><b class='flag-5'>电学</b><b class='flag-5'>性能</b><b class='flag-5'>模拟</b>

    国内搞模拟设计可能缺乏的是传承

    国内搞模拟设计可能缺乏的是传承,感兴趣的小伙伴们可以瞧一瞧。
    发表于 09-18 17:15 0次下载

    精密模拟设计中的噪声分析

    精密模拟设计中的噪声分析
    发表于 01-14 15:09 17次下载

    模拟设备高速转换器

    模拟设备高速转换器(HSC)接口板设计用于Eval控制为模拟器件的高速CMOS a/D转换器提供完整的评估系统。HSC接口板用作高速缓冲器用于以高达50 MHz的速率捕获数字数据的内存来自大多数模拟设备的HSC评估板。然后将捕获
    发表于 07-18 16:51 13次下载

    TI各种模拟设计工具介绍

    TI各种模拟设计工具介绍
    发表于 10-16 12:56 7次下载
    TI各种<b class='flag-5'>模拟设</b>计工具介绍

    Cadence教程之如何使用VieloSo模拟设计环境进行设计

    本手册描述如何使用VieloSo模拟设计环境来模拟模拟设计。VieloSo模拟设计环境被记录在一系列在线手册中。下面的文件给你更多的信息。 FieloSo高级分析工具用户指南提供有关蒙
    发表于 09-20 08:00 0次下载
    Cadence教程之如何使用VieloSo<b class='flag-5'>模拟设</b>计环境进行设计

    PSoC Creator模拟设计:如何解决模拟电压问题

    本视频介绍了采用PSoC Creator进行模拟设计的各种技巧和注意事项。
    的头像 发表于 07-01 12:16 2114次阅读

    PSoC Creator模拟设计:Analog Device Viewer

    本视频介绍了采用PSoC Creator进行模拟设计的各种技巧和注意事项。
    的头像 发表于 07-01 12:41 3029次阅读

    PSoC Creator模拟设计:引脚放置的模拟及注意事项

    本视频介绍了采用PSoC Creator进行模拟设计的各种技巧和注意事项。
    的头像 发表于 07-01 12:04 3667次阅读

    模拟设计中噪声分析的误区及注意事项

    模拟设计中的噪声主要是由于电路中的电子元件,如晶体管、三极管、电容器等,在工作过程中产生的电磁波干扰而产生的。此外,电路中的电源噪声也会影响电路的性能,因此,在模拟设计中,应该重视电源噪声的影响,并采取有效的措施来抑制噪声。
    发表于 02-14 15:20 529次阅读