0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用aurora核的点对点通信应用设计

e9Zb_gh_8734352 来源:互联网 作者:佚名 2018-01-26 09:46 次阅读

总线分类

总线是一个被用来连接两个或多个模块和设备的设计组成。下图展示了不同总线的分类。

使用aurora核的点对点通信应用设计

01

点对点

只连接两个设备或模块的一种总线。点对点总线的优势在于更好的信号完整性。

02

点对多

连接至两个以上的模块或设备的总线。点对多总线的优势在于由于低数量轨迹带来的低引脚数量和更简化的板级设计。

03

单向

被单一模块和设备驱动的总线连接至另一个总线。单向总线的优势在于更简便的执行,以及更简便的板级终端方案。

04

双向

可被任何设备或模块驱动的总线连接至另一总线。其优势在于由于共用相同总线信号带来的更低的引脚数量。

05

源同步时钟

是一种在一总线上产生伴随数据的时钟的技术。这一方法的一个优势在于它简化了系统的时钟设计,并且将总线驱动从接收方分离开。这一时钟方案被用在几个高速接口,如spi和pci接口。时钟信号可以被分开,或嵌入到数据中,并且在接收端恢复。

06

系统同步时钟

设备和模块连接到一个总线并使用一个单一时钟,不像源同步时钟方法,系统同步时钟方案不需要在接收端分离时钟域。

使用aurora核的点对点通信应用设计

07

并行总线

并行总线一般被用于中低频总线中,对于中低频的组成并没有明确的定义,但经验法则认为低于100MHz为低频。100-300MHz为中频。

Xilinx 提供了几个可以被用来设计并行总线的元素:

1.IDDR:

一个专用寄存器,可在FPGA架构中将双速率数据转换为单速率数据输出。

2.ODDR

一个专用寄存器,可将输入单速率数据转换为双速率外部输出。

3.IODELAY:

被用来给输入数据提供一个固定或可调节的延迟或给输出数据提供一个固定延迟的设计元件。IODELAY主要被用来做输入与输出数据的对齐。

4.IDELAYCTRL:

与IODELAY一起用于控制延迟逻辑。 其中一个IDELAYCTRL输入是一个参考时钟,它必须是200MHz才能保证IODELAY中的分接头延迟精度。在高频率校准并行总线的时候需要调整输入与输出的延时。调整过程是动态的,在电路板加电之后并在操作过程中定期执行。执行动态总线校准有几个原因。 例如,温度和电压波动会影响信号延迟。 此外,由于制造工艺的差异,PCB上和FPGA内部的跟踪延迟也会有所不同。 由于不同信号上的可变延迟,并行总线数据可能会偏斜。

08

串行总线

并行总线不能扩展到更高的运行频率和总线宽度。设计一个高频率的并行总线是有挑战性的因为多个数据信号之间的偏差,严格的时间预算,以及需要执行所有总线信号的长度匹配的更复杂的电路板布局。为了克服这些挑战,许多系统和几个众所周知的通信协议已经从并行迁移到串行接口。其中两个例子是Serial ATA,它是ATA或并行ATA的串行版本,PCI Express是下一代并行PCI。

串行总线的另一个优点是引脚数量较少。 串行总线的一个缺点是它的PCB设计要求更高。 高速串行链路通常以数千兆位的速度运行。 结果,它们产生更多的电磁干扰(EMI)并消耗更多的功率。

外部串行数据流通常转换为FPGA内部的并行数据。 这个被称为SerDes(串行器/解串器)的模块。 串行器将并行数据并行转换为串行输出,速率更高。 相反,解串器将高速串行输入转换为并行输出。 由于执行串行化和反序列化所需的额外步骤,使用SerDes的缺点是额外的通信延迟; 更复杂的初始化和定期的链路训练; 和更大的逻辑大小。

下图显示了实现为两个SerDes模块的全双工串行总线。

使用aurora核的点对点通信应用设计

1.ISERDES

一个专用的串行到并行数据转换器,以促进高速源同步数据采集。 它具有SDR和DDR数据选项和2到6位数据宽度。

2.GTP/GTX

一些Virtex和Spartan FPGA中的嵌入式收发器模块。 它是一个复杂的模块,高度可配置,并与FPGA逻辑资源紧密集成。

下图显示了Virtex-6 GTX收发器的框图。

使用aurora核的点对点通信应用设计

3.Aurora

Aurora 是一个很高效的低延迟点对点的串行协议,它使用了GTP收发器。它旨在隐藏GTP的接口细节和开销。Xilinx 提供一个拥有执行aurora协议的用户友好接口的ip核。核心提供的功能包括不同数量的GTP通道,单工和双工操作,流量控制,可配置线路速率和用户时钟频率。

下图展示了使用了aurora核的点对点通信。

使用aurora核的点对点通信应用设计

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1625

    文章

    21620

    浏览量

    601174
  • Xilinx
    +关注

    关注

    71

    文章

    2155

    浏览量

    120837
  • 无线通信
    +关注

    关注

    58

    文章

    4493

    浏览量

    143344

原文标题:FPGA的外部总线接口设计

文章出处:【微信号:gh_873435264fd4,微信公众号:FPGA技术联盟】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何让两个设备通过4G进行点对点数据映射

    4G模块点对点传输是指通过蜂窝网络(如LTE网络)实现两个远程设备之间的直接数据通信。与通过云服务器转发数据不同,点对点通信允许设备通过各自的IP地址直接相互
    的头像 发表于 09-30 12:10 530次阅读
    如何让两个设备通过4G进行<b class='flag-5'>点对点</b>数据映射

    高斯滤波的卷积怎么确定

    高斯滤波的卷积确定主要依赖于高斯函数的特性以及图像处理的具体需求。以下是确定高斯滤波卷积的几个关键步骤: 一、确定卷积的大小 卷积形状 :高斯滤波的卷积
    的头像 发表于 09-29 09:29 235次阅读

    使用TRF7970A进行NFC主动和被动点对点通信

    电子发烧友网站提供《使用TRF7970A进行NFC主动和被动点对点通信.pdf》资料免费下载
    发表于 09-18 14:27 0次下载
    使用TRF7970A进行NFC主动和被动<b class='flag-5'>点对点</b><b class='flag-5'>通信</b>

    TI基于Concerto双MCU的PRIME电力线通信数据集中器方案应用说明

    电子发烧友网站提供《TI基于Concerto双MCU的PRIME电力线通信数据集中器方案应用说明.pdf》资料免费下载
    发表于 09-10 11:10 0次下载
    TI基于Concerto双<b class='flag-5'>核</b>MCU的PRIME电力线<b class='flag-5'>通信</b>数据集中器方案应用说明

    关于2K1000LA的间中断

    的地址都不一样,我应当使用哪个地址作为正确的寄存器地址呢? 另外,我似乎不是很明白手册中对处理器间中断与通信的描述: 这个章节并没有提到上面的COREx_INTISRy寄存器,它们有着什么样的关系?我应当如何在我开发的操作系统中实现一个简单的IPI
    发表于 08-27 22:04

    NFC点对点模式传输

    /B/MIFARE和FeliCa协议。也可支持FeliCa协议。NFCIP-1模式的点对点通信。在1.1uA的极低功耗条件下也可实现自动的卡检测和场检测。 自动载波侦测:支持自动载波侦测功能,可以在
    发表于 08-02 10:40

    STM32MP157D-DK1使用Ubuntu镜像作为开发板的内核镜像应该怎么移植,移植完Ubuntu后还可以使用通信吗?

    想使用Ubuntu镜像作为开发板的内核镜像应该怎么移植,移植完Ubuntu后还可以使用通信吗?
    发表于 07-23 06:36

    4G数传终端-RS485点对点无线对传通信实践

    博达智联研发的V200是一款无线点对点互传终端,通过4G网络为用户提供RS485点对点无线数据对传通信。既能实现本地与现场设备的无线通信,又能解决远距离的设备与设备间无线
    的头像 发表于 06-29 08:35 605次阅读
    4G数传终端-RS485<b class='flag-5'>点对点</b>无线对传<b class='flag-5'>通信</b>实践

    FPGA的IP软使用技巧

    FPGA的IP软使用技巧主要包括以下几个方面: 理解IP软的概念和特性 : IP软是指用硬件描述语言(如VHDL或Verilog)描述的功能块,但并不涉及具体的电路实现细节。它通常只经过功能
    发表于 05-27 16:13

    关于FPGA IP

    对于深入学习使用FPGA的小伙伴们,特别是一些复杂的、大规模的设计应用,适宜的IP核对开发能起到事半功倍的作用。IP的概念与我们sdk里库的概念相似。IP即电路功能模块,用户可以直接调用这些模块
    发表于 04-29 21:01

    Zebra Aurora深度学习OCR算法荣获CAIMRS颁发的自动化创新奖

    在第二十二届中国自动化及数字化年度评选活动中,Zebra Aurora深度学习OCR算法获得了由中国自动化及数字化产业年会(简称CAIMRS)颁发的自动化创新奖。
    的头像 发表于 03-20 16:35 427次阅读

    映泰发布A620MH Aurora主板,支持DDR5内存,配备32条PCIe通道

    而作为一款给力的主板,映泰A620MH Aurora为M-ATX板型设计,具备双DDR5内存插槽;同时搭配了瑞昱RTL8111H千兆网卡以及ALC897音频芯片。
    的头像 发表于 03-01 13:51 844次阅读

    485通信异常

    电路板和一个外接设备,点对点485通信。 电路板和一个外接设备能通信,另一个外接设备不能正常通信。两个外接设备是相同型号的。 这两个外接设备和另一块电路板又都可以正常
    发表于 02-01 11:25

    英飞凌携手Aurora Labs为汽车行业提供优化的预测性维护解决方案

    本文转载自:英飞凌官微 英飞凌科技与极光实验室(Aurora Labs,以下同)在CES 2024上发布了一套全新的人工智能(AI)解决方案,可提高转向、制动、安全气囊等关键汽车部件的长期可靠性
    的头像 发表于 01-14 20:06 292次阅读
    英飞凌携手<b class='flag-5'>Aurora</b> Labs为汽车行业提供优化的预测性维护解决方案

    俄罗斯操作系统Aurora OS 5.0发布

    Aurora OS 包含许多改进,提升了办公人员在日常场景使用设备的易用性。最显著的变化是采用全新 UI 和手势控制 —— 据称根据第四代 Aurora OS 的两年工业使用经验和用户研究进行了重新设计。
    的头像 发表于 11-16 11:12 860次阅读
    俄罗斯操作系统<b class='flag-5'>Aurora</b> OS 5.0发布