0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

2016年发布ITRS做出预测,晶体管的尺寸可能将在5年后停止缩减

IEEE电气电子工程师 2018-01-29 11:27 次阅读

2016年7月正式发布的2015年国际半导体技术路线图(ITRS)做出预测,经历了50多年的微型化,晶体管的尺寸可能将在5年后停止缩减。

该报告预测,2021年之后,对各公司来说,继续缩小微处理器中的晶体管将不再是一种经济的做法。芯片制造商们将转而采用其他方式提高晶体管密度,即将晶体管布置结构从水平变成垂直,建立层层相叠的多层电路。

一些人认为,这种变化可能再一次给摩尔定律敲响了丧钟;晶体管密度曾经遵循摩尔定律而不断翻倍,我们才有了今天这种极其强大的计算机。雪上加霜的是,这是最后一份ITRS路线图。这项协调规划于1993年始于美国,然后扩展到了世界其他地区,现在走到了终点。

半导体行业协会(Semiconductor Industry Association)是一家位于华盛顿特区,代表IBM、英特尔及其他公司利益的美国贸易团体,也是ITRS的主要赞助商。该协会表示,在行业参与度下降、企业参与其他计划的兴趣增强的情况下,它将发挥自己的作用,与另一家行业组织——半导体研究公司(SemiconductorResearch Corp.)合作,为政府和行业资助项目确定应该优先做哪些研究。预计其他ITRS参与者将在新名称下开展新的路线图工作,作为IEEE“重启计算”(RebootingComputing)计划的一部分。

这些路线图变化看似是无关紧要的管理变动,但是,“在行业里,这是一场重大破坏,或者说是地震”,市场分析公司VLSI研究公司(位于加州圣何塞)的首席执行官丹•哈奇森(Dan Hutcheson)如是说。20世纪90年代初,也就是路线图工作刚开始的时候,美国半导体企业有理由开展合作,确定共同需求,最终于1998年促成了ITRS的建立。他说,供应商们很难知道半导体企业的确切需求,因此各芯片公司集体确定优先工作,充分利用有限的研发资金,这也就说得通了。

但要维持摩尔定律的领先优势,会面临重重困难,耗费大量资金,因此导致行业出现重大整合。据哈奇森计算,2001年有19家企业在研发和制造配备先进晶体管的逻辑芯片,而今天只剩格罗方德、英特尔、三星和台积电4家。(此前,IBM也曾属于这一方阵,但其芯片制造工厂被格罗方德收购了。)

哈奇森表示,这些公司有自己的路线图,而且可以与其设备和材料供应商直接沟通。此外,它们极具竞争力。“他们并不想坐在屋子里,谈谈自己需要什么。”他说,“有点像橄榄球赛季刚开始的时候,一切都很有趣,但进入季后赛,就变得很残酷了。”

ITRS主席保罗•佳基尼(Paolo Gargini)也同意“这个行业已经变了”,而且他还强调了其他变化。不再自己制造先进芯片的半导体公司现在依靠芯片代工厂来提供先进技术。而且,他还说,芯片买方和设计方(如苹果、谷歌和高通等公司)对未来的芯片提出了越来越多的要求。佳基尼说:“曾经是由半导体公司来决定半导体应具有的功能特征。但现在,这种情况一去不复返了。”最后一份ITRS报告被称为ITRS2.0,反映出计算上的提高不再是自下而上进行,不再追求更小的开关、更密集或更快的内存。这份报告更多地采取了自上而下的方法,专注于数据中心物联网、移动设备等推动芯片设计的应用。

新的IEEE路线图——国际设备和系统路线图(IRDS)——也将采用这种方法,但还会加入计算机架构,实现“一个包括设备、组件、系统、架构和软件在内的,全面的、端到端的计算生态系统”。

直到2014年发布2013年ITRS报告(也就是倒数第二份路线图)之时,晶体管小型化还属于长期预测内容。那份报告预测,晶体管的物理栅极长度(说明电流在设备中必须穿行多远的指标)和其他关键的逻辑芯片尺寸至少在2028年之前会继续缩小。然而自那之后,3D概念发展起来。存储行业也早已转向3D架构来缓解小型化压力,提高NAND闪存的容量。将元件一层叠一层并用许多电线连接的单片3D集成已成为越来越热门的讨论话题

2016年发布ITRS做出预测,晶体管的尺寸可能将在5年后停止缩减

2015年报告包含了这些趋势,预测到21世纪20年代初,一直以来的缩小趋势——芯片尺寸的缩小——将结束。但佳基尼表示,认为摩尔定律即将消亡的想法“是完全错误的”。“媒体发明了多种定义摩尔定律的方法,但其实真正的定义只有一种:每两年,晶体管的数量都会翻倍。”

他强调,摩尔定律只是预测集成电路的某一区域能有多少个晶体管——无论是几十年来的单层布置还是多层堆叠。佳基尼说,如果一家公司真的想缩小晶体管尺寸,那么就能继续缩小到本世纪20年代,“但采用3D办法更为经济。这就是我们想传递的信息”。

其他变化也即将发生。今后几年里,在3D集成获得采用之前,ITRS预测,领先的芯片企业将不再使用现在高性能芯片上应用的晶体管结构:鳍式场效应晶体管(FinFET)。该设备有一个栅极围绕水平鳍形通道的3个方向,控制电流通过。根据最新路线图,芯片制造商们将放弃这种结构,转而选择一个栅极从侧面控制各个方向的元件。该元件也像FinFET那样有一个水平通道,但是栅极延伸到了通道下方,将通道环绕起来。之后,晶体管将变成垂直的,其通道像硅柱或纳米线一样竖立起来。该报告还预测,传统的硅通道将被其他材料制成的通道取代,如硅锗、锗,以及三族和五族元素构成的化合物。

2016年发布ITRS做出预测,晶体管的尺寸可能将在5年后停止缩减

有了这些变化,各公司将能在某一区域中配置更多的晶体管,从而遵守摩尔定律的内容。但遵守摩尔定律的精神——计算性能的稳步提高——就是另一回事了。

IEEE计算机学会主席兼IEEE重启计算计划的共同领导人汤姆•康特(Tom Conte)提出,有一段时间,人们并没有把晶体管密度的翻倍和计算性能的提高联系起来。

在很长一段时间里,晶体管体积的缩小就意味着速度的提升。但康特说,在20世纪90年代中期,为了把越来越多的晶体管用线连起来,需要更多的金属层,这严重耽误了时间,工程师们不得不重新设计芯片的微架构来提高性能。10年后,由于晶体管密度过大,其散发出的热量限制了时钟速度。各公司开始在芯片上加入更多核心以保持运转。

“我们一直生活在这个泡沫之中,计算机行业依靠设备方完成自己的工作,所以,计算机行业和设备行业之间有一堵非常美好的墙。”康特说,“2005年那堵墙开始真正坍塌,自那之后,我们有了越来越多的晶体管,但它们的性能真的没有提高很多。”

2015年,在IRDS启动之前,这堵坍塌的墙成为了IEEE重启计算计划开始与ITRS协作的强大动力。康特表示:“我想说我们能看到通道另一端的光,我们也知道那是一列迎面驶来的火车。”

重启计算计划之后召开的一次峰会,涵盖了所有具有未来计算潜力的技术,如新款晶体管和存储元件、神经形态计算、超导电路,以及使用近似答案而非准确答案的处理器。

康特说,IRDS将追寻“摩尔定律直到最后”。但路线图的焦点发生了变化。“并不是说这是摩尔定律的终结,”他说,“只是后退一步,谈谈此时真正重要的事情——而此时真正重要的就是计算。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50384

    浏览量

    421717
  • 半导体
    +关注

    关注

    334

    文章

    26996

    浏览量

    216168
  • 晶体管
    +关注

    关注

    77

    文章

    9629

    浏览量

    137825

原文标题:到2021年,晶体管体积将停止缩小

文章出处:【微信号:IEEE_China,微信公众号:IEEE电气电子工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    达林顿晶体管概述和作用

    结构。这种结构通过级联多个晶体管,实现了更高的电流增益和更广泛的应用场景。达林顿晶体管最早由英国物理学家吉姆·达林顿(或称为悉尼·达灵顿,具体名字可能因资料不同而有所差异)在1953
    的头像 发表于 09-29 15:42 393次阅读

    CMOS晶体管尺寸规则

    CMOS晶体管尺寸规则是一个复杂且关键的设计领域,它涉及到多个方面的考量,包括晶体管的性能、功耗、面积利用率以及制造工艺等。以下将从CMOS晶体管的基本结构、
    的头像 发表于 09-13 14:10 1159次阅读

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMOS晶体管
    的头像 发表于 09-13 14:10 2097次阅读

    CMOS晶体管和MOSFET晶体管的区别

    CMOS晶体管和MOSFET晶体管在电子领域中都扮演着重要角色,但它们在结构、工作原理和应用方面存在显著的区别。以下是对两者区别的详细阐述。
    的头像 发表于 09-13 14:09 1186次阅读

    芯片中的晶体管是怎么工作的

    1947,当时贝尔实验室的约翰·巴丁、沃尔特·布拉顿和威廉·肖克利共同发明了点接触晶体管。这一明标志着电子学领域的一次革命,因为它为电子设备提供了一种体积小、功耗低、可靠性高的开关元件。随后,
    的头像 发表于 07-18 14:58 1110次阅读

    PNP晶体管符号和结构 晶体管测试仪电路图

    PNP晶体管是一种双极性晶体管,用于电子电路中放大、开关和控制电流的器件。与NPN晶体管相对应,PNP晶体管的结构特点在于其三个不同的半导体区域:正极(P型)、负极(N型)、正极(P型
    的头像 发表于 07-01 17:45 2011次阅读
    PNP<b class='flag-5'>晶体管</b>符号和结构 <b class='flag-5'>晶体管</b>测试仪电路图

    苹果首款折叠屏MacBook或提前至2026发布

    天风国际分析师郭明錤近日发布关于苹果首款折叠屏MacBook的最新调查报告。根据他的最新预测,这款备受期待的MacBook预计将在2026发布
    的头像 发表于 05-27 09:48 436次阅读

    晶体管的分类与作用

    在现代电子科技领域,晶体管无疑是最基础且重要的元件之一。自1947第一只晶体管在美国贝尔实验室诞生以来,它便以其独特的性能和广泛的应用前景,迅速改变了电子工业的面貌。晶体管不仅为微电
    的头像 发表于 05-22 15:17 858次阅读

    如何提高晶体管的开关速度,让晶体管快如闪电

    跑得快首先就得让晶体管减肥,也就是减小晶体管尺寸。就像短跑运动员的肌肉紧凑有力,小尺寸晶体管电荷走的路程短,自然速度就快。然后,咱们谈谈
    的头像 发表于 04-03 11:54 626次阅读
    如何提高<b class='flag-5'>晶体管</b>的开关速度,让<b class='flag-5'>晶体管</b>快如闪电

    什么是达林顿晶体管?达林顿晶体管的基本电路

    达林顿晶体管(Darlington Transistor)也称为达林顿对(Darlington Pair),是由两个或更多个双极性晶体管(或其他类似的集成电路或分立元件)组成的复合结构。通过这种结构,第一个双极性晶体管放大的电流
    的头像 发表于 02-27 15:50 4797次阅读
    什么是达林顿<b class='flag-5'>晶体管</b>?达林顿<b class='flag-5'>晶体管</b>的基本电路

    英特尔:2030前实现单个封装内集成1万亿个晶体管

    12月9日,英特尔在IEDM 2023(2023 IEEE 国际电子器件会议)上展示了使用背面电源触点将晶体管缩小到1纳米及以上范围的关键技术。英特尔表示将在2030前实现在单个封装内集成1万亿个
    的头像 发表于 12-28 13:58 687次阅读

    晶体管是怎么做得越来越小的?

    上次我的文章解释了所谓的7nm不是真的7nm,是在实际线宽无法大幅缩小的前提下,通过改变晶体管结构的方式缩小晶体管实际尺寸来达到等效线宽的效果那么新的问题来了:从平面晶体管结构(Pla
    的头像 发表于 12-19 16:29 609次阅读
    <b class='flag-5'>晶体管</b>是怎么做得越来越小的?

    晶体管的延生、结构及分类

    晶体管的问世,是20世纪的一项重大发明,是微电子革命的先声。晶体管出现,人们就能用一个小巧的、消耗功率低的电子器件,来代替体积大、功率消耗大的电子管了。晶体管的发明又为后来集成电路的
    的头像 发表于 12-13 16:42 1074次阅读
    <b class='flag-5'>晶体管</b>的延生、结构及分类

    探讨晶体管尺寸缩小的原理

    从平面晶体管结构(Planar)到立体的FinFET结构,我们比较容易理解晶体管尺寸缩小的原理。
    发表于 12-02 14:04 1052次阅读
    探讨<b class='flag-5'>晶体管</b><b class='flag-5'>尺寸</b>缩小的原理

    晶体管的下一个25

    晶体管的下一个25
    的头像 发表于 11-27 17:08 604次阅读
    <b class='flag-5'>晶体管</b>的下一个25<b class='flag-5'>年</b>