0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

力科针对PCIE 3.0的TxEQ响应时间的测试步骤及原理解析

电子工程师 来源:网络整理 2018-01-31 09:09 次阅读

一、PCIE 3.0中使用的动态均衡的优缺点

PCIE 3.0中使用动态均衡方法能够针对不同的情形自动配置并优化发送端和接收端的均衡设置,补偿信号的传输通道对高速信号带来的影响(如损耗),以在接收端获得最好的信号质量。

但是动态均衡优化过程需要花费时间,有时候可能会导致系统工作或运行超时等错误。因此,PCI Express® Architecture PHY Test Specification Revision 3.0规范的2.3, 2.4, 2.7, 2.10 及2.11等章节规定了对动态均衡链接(link equalization)的测试,规定动态均衡链接需要在特定的时间内(小于1000ns)完成。

二、PCIE 3.0中动态均衡的测试挑战及测试要求

由于动态均衡测试需要测试仪器能够具有协议能力,即仪器可以与被测件进行协议握手通信。当前很多测试方案中的误码仪都不具备协议能力。只有力科公司(Teledyne LeCroy)的PeRT3 Phoenix具有基于PCIE 3.0的协议通信能力。因此,目前只有力科公司(Teledyne LeCroy)能够完整方便的实现规范要求的这项测试。

当子卡(AIC)插到系统(SYS)上时,两个发送端之间的通道长度还是未知的。为了在两者之间建立特定可接受的BER的通信,就需要动态的设置发送端和接收端均衡以至于该未知的通道能够得到有效的补偿。

发送端均衡(TxEQ)是通过一个3阶FIR滤波器实现的,每一阶的权重被称为Cursor系数。这些系数设置的影响体现在发送端信号的去加重和预过冲上。不同的去加重和预过冲的组合被称为Preset,总共有11个Preset,P0-P10。为了调整TxEQ,系统(SYS)和子卡(AIC)需要进入一个叫做Recovery的状态。Recovery状态包括4个子状态,Phase 0-3,也是动态均衡发生的4个阶段。所有的链路均衡测试也发生在这四个阶段。下面为四个阶段的简要描述:

Phase 0:子卡和系统都发送2.5 GT/s的信号且一些固定编码的TxEQ和RxEQ设置从Bios中被加载。系统(System)向子卡(AIC)发出请求以使用Bios的TxEQ和RxEQ设置。这些设置用于建立进入8 GT/s速率的初始化连接,因此子卡(AIC)能够正确的响应来自系统(System)的请求是非常重要的。

Phase 1:8GT/s初始化链接成功(BER《=10e-4)。系统和子卡均通过FS/LF广播EQ能力。此阶段没有测试进行。

Phase 2:下行端口器件(子卡)在调整自身RxEQ以获得最优设置的同时通过发送不同的Preset或者Cursor值请求来调整上行端口器件的TxEQ设置。当AIC的RxEQ和SYS的TxEQ的组合达到一个最优设置后,退出Phase 2。为了这一过程能够顺利完成,需要进行相关的测试:

1)当在Phase 2时,AIC发出Preset请求后,SYS能够回应正确的Preset。

2)当在Phase 2时,AIC发出Cursor请求后,SYS能够回应正确的Cursor。

3)SYS能够快速的响应来自协议层和电气层的请求。测试要求不小于1000 ns。

Phase 3:上行行端口器件(Syse)在调整自身RxEQ以获得最优设置的同时通过发送不同的Preset或者Cursor值请求来调整下行端口器件的TxEQ设置。当Sys的RxEQ和AIC的TxEQ的组合达到一个最优设置后,退出Phase 3。为了这一过程能够顺利完成,需要进行相关的测试:

1)当在Phase 3时,SYS发出Preset请求后,AIC能够回应正确的Preset。

2)当在Phase 2时,SYS发出Cursor请求后,AIC能够回应正确的Cursor。

3)AIC能够快速的响应来自协议层和电气层的请求。测试要求不小于1000 ns。

Exit Recovery:当完成Recovery的每一个阶段后,被测DUT需要有能力进入Loopback并支持至少BER(1E-12)的误码率。

1)AIC能够进入Loopback并在2:05 BER测试时误码为1或者0(PeRT3使用校准后的抖动源和在Phase 2过程中DUT所申请的他TxEQ设置)。

2)SYS能够进入Loopback并在2:05 BER测试时误码为1或者0(PeRT3使用校准后的抖动源和在Phase 2过程中DUT所申请的他TxEQ设置)。

三、力科针对PCIE 3.0的TxEQ响应时间的测试步骤及原理

1、所需测试设备

(1)PeRT3 Phoenix(具有协议使能的接收端发送端容限测试仪)

(2)示波器SDA8Zi

(3)基于示波器的解码及协议分析仪软件(Protosync)

(4)自动测试脚本

2、测试方法和步骤

(1)PeRT3的校准

PCIE GEN3中的TxEQ动态响应时间测试

(2)TxEQ 校准连接图(以Add in Card为例)

PCIE GEN3中的TxEQ动态响应时间测试

(3)TxEQ响应时间测试连接图(以Add in Card为例,RxEQ测试连接图相同)

PCIE GEN3中的TxEQ动态响应时间测试

(4)TxEQ响应时间测试原理和方法(以Add in Card为例)

按照上述步骤完成校准和测试连接后,运行自动测试脚本,PeRT3 Phoenix会与被测件完成Phase 0到Phase 3四个阶段的动态均衡测试过程。对于AIC测试,在Phase 0阶段,AIC启动初始的preset请求P7;在Phase 2阶段,PeRT3将合理的回应来自于被测件DUT的preset或者cursor请求;进入Phase 3后,PeRT3将请求被测DUT从P7切换到P1。当preset切换请求被发出时,PeRT3将发出一个触发信号给示波器用于对示波器的触发。功分器的使用使得示波器能够捕获preset切换请求过程中的上行和下行通信信号波形。上述过程被用于确定PeRT3发出请求以及被测DUT的协议和电气响应的时间,同时用于测试协议和电气响应时间。

如下图所示,左侧的上下两个波形分别是PeRT3发出的波形及其局部放大波形,右侧的两个波形分别是被测DUT发出的响应波形及其局部放大波形。屏幕下方显示的图形是安装在示波器上的协议分析仪软件实现了对PeRT3发出的波形以及被测DUT发出的波形的协

议分析,从协议分析仪结果中EQ参数(PeRT3发出P7到P1的切换请求)可以看到PeRT3发出请求的协议序列以及被测DUT响应的协议信息。因为协议分析软件中的协议解码信息与示波器屏幕上的模拟波形是同步的,所以可以通过协议信息来定位模拟波形的位置,如下图中可以通过鼠标点击篮色框处的协议信息来定位PeRT3发出请求的时间,同时根据示波器上被测DUT发出的模拟波形的幅度变化来确定DUT电气响应的时刻,从而确定DUT的电气响应时间,而PeRT3发出波形的请求协议信息中的Time Delta值即为DUT的协议响应时间。

PCIE GEN3中的TxEQ动态响应时间测试

PCIE GEN3中的TxEQ动态响应时间测试

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCIe 3.0
    +关注

    关注

    1

    文章

    13

    浏览量

    9467
收藏 人收藏

    评论

    相关推荐

    温度传感器的响应时间影响因素

    在工业自动化、环境监测和科学研究等领域,温度传感器是不可或缺的组件。它们能够准确地测量和监控温度变化,为系统提供必要的反馈。然而,温度传感器的性能不仅取决于其测量精度,还受到响应时间的影响。响应时间
    的头像 发表于 11-22 09:43 92次阅读

    如何测试PCIe插槽的速度

    插槽的速度取决于其版本和通道数。例如,PCIe 3.0 x16插槽的理论最大带宽为32 Gbps,而PCIe 4.0 x16插槽的理论最大带宽为64 Gbps。 2. 检查硬件规格 在测试
    的头像 发表于 11-06 09:23 577次阅读

    PCIe 4.0与PCIe 3.0的性能对比

    4.0相较于PCIe 3.0,最直观的提升就是带宽的增加。PCIe 3.0的单通道带宽为8 GT/s(Giga Transfers per second),而
    的头像 发表于 11-06 09:22 1052次阅读

    华纳云:服务器平均响应时间和数据包大小之间的影响

    服务器的平均响应时间与数据包大小有一定的关系,但这只是影响响应时间的众多因素之一。具体来说,数据包大小对服务器响应时间的影响可以从以下几个方面来理解: 1.数据传输
    的头像 发表于 10-10 14:01 177次阅读

    LM211比较器动态响应时间与数据手册指标相差太大的原因?

    请教以下问题,参看原理图,VG是给定电压值,V_F是采样电压,V_C是输出电平,实验中将VG给定一固定电压值,给V_F一个脉冲电压,观测V_C电平变化,观测V_C响应时间; 参看波形图,蓝色信号
    发表于 09-23 07:43

    影响VCO响应时间的因素

    阐述VCO的响应时间并达到2000字的篇幅,需要综合考虑多个方面,包括VCO的基本原理、设计因素、性能参数、测试方法以及实际应用中的考虑因素等。
    的头像 发表于 08-20 16:07 384次阅读

    恒讯科技分析:如何测试海外静态IP服务的稳定性和速度?

    Speedtest.net)或其他专业的代理测试工具。 2、连接到静态IP:按照服务提供商的指示配置你的网络设置,连接到分配给你的海外静态IP。 3、进行ping测试:使用ping命令测试IP地址的
    的头像 发表于 08-14 14:58 291次阅读

    pcie4.0插在3.0的主板上会怎么样

    到现在的 PCIe 4.0。随着新一代 PCIe 4.0 插槽的推出,许多用户可能会面临一个问题:如果将 PCIe 4.0 设备插入 PCIe 3
    的头像 发表于 07-10 10:16 2934次阅读

    pcie4.0和pcie3.0接口兼容吗

    PCIe 4.0和PCIe 3.0接口在多个方面实现了兼容性,PCIe 4.0和PCIe 3.0
    的头像 发表于 07-10 10:12 6187次阅读

    性能测试的流程和步骤有哪些

    不同负载条件下的性能表现,包括响应时间、吞吐量、资源利用率等指标。通过性能测试,可以发现软件在高负载条件下的瓶颈和问题,为优化和改进提供依据。 二、性能测试的分类 性能测试可以分为以下
    的头像 发表于 05-29 16:00 679次阅读

    如何提快STM32H750的DMA中断响应时间

    STM32H750程序在外部FLash运行,中断程序是在RAM中。测试中断响应时间有1us多,怎样能缩短这个时间。 上面的响应时间指的是触发DMA传输到进入中断的
    发表于 05-20 08:19

    请问下stm32G0系列理论上的外部中断响应时间是多少?

    大佬们,请问下stm32G0系列理论上的外部中断响应时间是多少?我在spec里面没有找到对这块的详细描述,只有如下描述; 看之前的帖子stm32F103的外部中断响应时间是12个时钟周期,实际上应该会比这个时间长,G0也是一样
    发表于 03-08 07:41

    替代PI6C557-05B,RS2CG5705B支持PCIe3.0之4HCSL输出的时钟生成器

    云计算机、高性能计算机、nVME存储、以太网络及AI加速器应用。 原理方框图典型特征◆符合PCIe 3.0PCIe 3.0相位抖动:0.48ps RMS(典型高频)◆兼容LVDS输出
    发表于 01-24 17:31

    如何可视化FreeRTOS任务响应时间

    高效的开发基于FreeRTOS的固件需要理解任务、中断和内核之间的交互以及时间序列。
    的头像 发表于 12-22 11:12 1014次阅读
    如何可视化FreeRTOS任务<b class='flag-5'>响应时间</b>

    维修示波器604ZI开机一段时间黑屏

    一段时间黑屏维修 一、示波器维修型号:604ZI。 二、报修故障:开机后使用一段时间后黑屏。 三、故障检测:对内部元件进行详细检测。仪器内部积灰严重,仪器硬盘损坏。 四、维修措施:
    的头像 发表于 12-11 16:18 457次阅读