0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA收发器的通道绑定功能

FPGA十年老鸟 来源: FPGA十年老鸟 2024-10-28 11:31 次阅读

一、通道绑定功能

XAUI 和 PCI Express 等协议结合了多个串行收发器连接来创建单个更高吞吐量的通道。每个串行收发器连接称为一个通道(lane)。除非每个串行连接的长度完全相同,否则通道之间的偏差可能会导致数据同时传输但到达时间不同。通道绑定通过使用 RX 弹性缓冲区作为可变延迟块来消除 GTX/GTH 收发器通道之间的偏差。用于绑定通道的 GTX/GTH 发射机都同时发送通道绑定字符(或字符序列)。接收到序列后,GTX/GTH 接收器可以确定每个通道之间的偏斜,并调整 RX 弹性缓冲区的延迟,以便在RX 用户接口处无偏斜地呈现数据。

在高速收发器基础知识(4)中已经介绍了通道绑定的功能,读者可以回顾一下,这里主要介绍GTX/GTH收发器内置的通道绑定功能如何设置与使用。

(一)通道绑定序列设置

通道绑定仅支持8B10B编码的数据,不支持64B/66B、64B/67B、128B/130B、加扰数据等。

首先需要设置相关属性,如下表所示。

9cafea62-94db-11ef-a511-92fbcf53809c.png

对比通道绑定的相关属性表格和时钟校正的相关属性表格,可以看出通道绑定序列设置方式基本是和时钟校正序列的设置是相同的。

(二)通道绑定最大偏移的设置

通道绑定最大偏移的属性如下表所示。

9cb51a32-94db-11ef-a511-92fbcf53809c.png

当主设备接收到通道绑定序列时,它不会立即触发通道绑定。如果从设备存在延迟,还会有多个字节到达。这个等待时间实际上就变成了接收端(RX)弹性缓冲器能够处理的最大偏移量,即CHAN_BOND_MAX_SKEW。如果实际的偏移量大于CHAN_BOND_MAX_SKEW,那么当主设备触发通道绑定时,从设备可能无法接收到该序列。

(三)通道绑定的使用

通道绑定相关的端口,如下表所示。

9cc07256-94db-11ef-a511-92fbcf53809c.png

由于通道绑定需要使用 RX 缓冲区,因此RXBUF_EN 属性必须设置为 TRUE。

配置 GTX/GTH 收发器进行通道绑定需要以下步骤:

1. 设置每个GTX/GTH 收发器的通道绑定模式。

2. 将主收发器的 RXCHBONDMASTER 端口拉高。

3. 将从收发器的 RXCHBONDSLAVE端口 拉高。

4. 直接或通过菊花链将通道绑定端口从主设备连接到每个从设备。

5. 设置通道绑定顺序和检测参数

每组通道绑定的 GTX/GTH 收发器必须有一个主设备和任意数量的从设备。通道绑定操作需要将主 GTX/GTH 收发器 RXCHBONDO 端口连接到组中所有从属收发器的 RXCHBONDI 端口。只有属于同一列的 GTX/GTH 收发器才能通道绑定在一起,且相邻的 GTX/GTH 收发器需要直接连接。

当 GTX/GTH 收发器直接连接时,随着收发器距离越来越远,满足时序限制变得困难。该问题的解决方案是以菊花链方式连接收发器。使用 RXCHBONDLEVEL[2:0] 端口执行菊花链,以允许主设备和从设备之间有额外的管道级。每个从设备的 RXCHBONDO 端口用作来自主设备的 RXCHBONDO 路径中的管道级。下面两个图显示了两个菊花链示例。

9cde047e-94db-11ef-a511-92fbcf53809c.png

9ce9804c-94db-11ef-a511-92fbcf53809c.png

当决定 GTX/GTH 收发器之间的通道绑定端口之间的连接时,我们要记住 RXCHBONDI 和 RXCHBONDO 属于 RXUSRCLK 时钟域。随着 RXUSRCLK 频率的增加以及直接连接的收发器之间的距离越来越远,满足 RXUSRCLK 的时序约束变得越来越困难。只要满足时序限制,就可以将相邻的收发器通道绑定在一起。

选择 GTX/GTH 收发器列中间的 GTX/GTH 收发器作为通道绑定的主收发器,可以在连接通道绑定端口时实现最大的灵活性。当通道绑定主机位于 GTX/GTH 收发器列的中间时,可以与主机北侧和南侧的 GTX/GTH 收发器进行连接。由于 GTX/GTH 收发器专用时钟布线结构,将通道绑定主机置于 GTX/GTH 收发器列中心的另一个好处是,可以使用单个时钟引脚将多达 12 个 GTX/GTH 收发器通道绑定在一起一对。

只要满足时序约束,特定 RXCHHANBONDLEVEL 上的 GTX/GTH 收发器的数量就没有限制。

(四)通道绑定和时钟校正之间的优先级

时钟校正和通道绑定电路都对 RX 弹性缓冲器的指针执行操作。通常,两个电路一起工作不会发生冲突,除非时钟校正事件和通道绑定事件同时发生。在这种情况下,两个电路之一必须优先。要使时钟校正的优先级高于通道绑定,必须将 CLK_COR_PRECEDENCE 设置为 TRUE。要使通道绑定具有更高的优先级,必须将 CLK_COR_PRECEDENCE 设置为 FALSE。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1624

    文章

    21580

    浏览量

    600797
  • 收发器
    +关注

    关注

    10

    文章

    3357

    浏览量

    105750
  • 接收器
    +关注

    关注

    14

    文章

    2452

    浏览量

    71721
  • 端口
    +关注

    关注

    4

    文章

    938

    浏览量

    31964

原文标题:Xilinx 7系列FPGA收发器——13、通道绑定

文章出处:【微信号:FPGA十年老鸟,微信公众号:FPGA十年老鸟】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    #fpga 利用IBERT IP核实现GTX收发器硬件误码率测试实例

    fpga收发器
    明德扬科技
    发布于 :2023年09月05日 11:32:14

    基于FPGA的通用异步收发器设计

    基于FPGA的通用异步收发器设计
    发表于 08-18 00:03

    关于FPGA如何连接CAN收发器

    我之前在CSDN上查到的资料都显示FPGA需要连接一个独立CAN控制,如SJA1000再去连CAN收发器。请问我能直接把FPGA的引脚直接连在CAN
    发表于 10-10 09:25

    请问通道绑定是导致GTP收发器数据损坏的原因吗?

    作为第二个Spartan 6上的收发器来响应回送数据。截至目前,我可以传输Master 2 GTP收发器。 Slave GTP适当地响应并发回数据。在GTP_DUAL块中的某处,看起来好像已启用通道
    发表于 08-02 06:59

    FPGA高速收发器设计要遵循哪些原则?

    高速收发器(SERDES)的运用范围十分广泛,包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足现在的要求。将收发器整合在
    发表于 08-07 06:26

    收发器向导中启用8b/10b编码的方法是什么?

    亲爱的先生,我正在使用Vivado 2015.4。我想在收发器向导中使用通道绑定,但CB在手册中是灰色的。另外,我找不到在收发器向导中启用8b / 10b编码
    发表于 08-04 08:32

    为什么JESD204内核不使用GTX通道绑定功能来对齐通道

    车道对齐过程中遇到问题。是否可以通过GTX通道绑定功能对齐通道?我可以简单地将通道绑定序列设置为
    发表于 08-18 10:03

    FPGA高速收发器的设计原则有哪些?

    FPGA高速收发器设计原则高速FPGA设计收发器选择需要考虑的因素
    发表于 04-09 06:53

    介绍Xilinx 7系列FPGA收发器硬件设计主要注意的一些问题

    设计GTXGTH收发器电源设计1.概述Xilinx 7系列FPGA GTX/GTH收发器是模拟电路,当设计和实现PCB设计需要特殊考虑和注意。这其中涉及器件管脚功能、传输线阻抗和布线、
    发表于 11-11 07:42

    FPGA高速收发器设计原则

    FPGA高速收发器设计原则 高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与
    发表于 04-07 22:26 1039次阅读

    Altera发售业界性能最好、具有背板功能收发器Stratix V FPGA

    Altera公司(Nasdaq: ALTR)今天宣布,开始批量发售FPGA业界性能最好、具有背板功能收发器
    发表于 08-03 09:38 966次阅读

    Xilinx推出UltraScale FPGA收发器设计

    了解如何在您的  UltraScale™ FPGA  设计中部署串行收发器。了解并利用串行收发器模块的特性,如  8B/10B  和  64B/66B  编码、通道
    发表于 02-09 08:04 379次阅读

    Virtex UltraScale+ FPGA收发器的演示

    该视频演示了具有32.75G背板功能的Virtex®UltraScale+™FPGA,功率优化的收发器。 该收发器具有同类最佳的发送抖动和第三代客户验证的自适应接收
    的头像 发表于 11-28 06:39 2361次阅读

    UltraScale收发器功耗降低功能

    UltraScale收发器功耗降低功能
    的头像 发表于 11-28 06:11 2523次阅读

    Xilinx 7系列FPGA收发器架构之硬件设计指导(一)

    设计 GTXGTH收发器电源设计1.概述Xilinx 7系列FPGA GTX/GTH收发器是模拟电路,当设计和实现PCB设计需要特殊考虑和注意。这其中涉及器件管脚功能、传输线阻抗和布线
    发表于 11-06 19:51 35次下载
    Xilinx 7系列<b class='flag-5'>FPGA</b><b class='flag-5'>收发器</b>架构之硬件设计指导(一)