0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SPI接口的概念,数据传输, 时钟极性、时钟相位以及优缺点解析

0BFC_eet_china 来源:互联网 作者:佚名 2018-02-05 08:49 次阅读

SPI(Serial Peripheral Interface,串行外设接口)是Motorola公司提出的一种同步串行数据传输标准,在很多器件中被广泛应用。1. 接口SPI接口经常被称为4线串行总线,以主/从方式工作,数据传输过程由主机初始化。如图1所示,其使用的4条信号线分别为:1) SCLK:串行时钟,用来同步数据传输,由主机输出;2) MOSI:主机输出从机输入数据线;3) MISO:主机输入从机输出数据线;4) SS:片选线,低电平有效,由主机输出。在SPI总线上,某一时刻可以出现多个从机,但只能存在一个主机,主机通过片选线来确定要通信的从机。这就要求从机的MISO口具有三态特性,使得该口线在器件未被选通时表现为高阻抗。

2. 数据传输

在一个SPI时钟周期内,会完成如下操作:1) 主机通过MOSI线发送1位数据,从机通过该线读取这1位数据;2) 从机通过MISO线发送1位数据,主机通过该线读取这1位数据。这是通过移位寄存器来实现的。如图2所示,主机和从机各有一个移位寄存器,且二者连接成环。随着时钟脉冲,数据按照从高位到低位的方式依次移出主机寄存器和从机寄存器,并且依次移入从机寄存器和主机寄存器。当寄存器中的内容全部移出时,相当于完成了两个寄存器内容的交换。

3. 时钟极性和时钟相位

在SPI操作中,最重要的两项设置就是时钟极性(CPOL或UCCKPL)和时钟相位(CPHA或UCCKPH)。时钟极性设置时钟空闲时的电平,时钟相位设置读取数据和发送数据的时钟沿。主机和从机的发送数据是同时完成的,两者的接收数据也是同时完成的。所以为了保证主从机正确通信,应使得它们的SPI具有相同的时钟极性和时钟相位。举例来说,分别选取MSP430控制器OLED驱动SH1101A为主从机,图3和图4为它们的SPI时序。由图4可知,SH1101A的SPI时钟空闲时为高电平,并且在后时钟沿接收数据,则MSP430控制器SPI的设置应与此保持一致。从图3中可以看出,要使得时钟在空闲时为高电平,应将UCCKPL置1;要使得在后时钟沿接收数据,应将UCCKPH清零。

SPI接口的概念,数据传输, 时钟极性、时钟相位以及优缺点解析

4. 优缺点SPI接口具有如下优点:1) 支持全双工操作;2) 操作简单;3) 数据传输速率较高。同时,它也具有如下缺点:1) 需要占用主机较多的口线(每个从机都需要一根片选线);2) 只支持单个主机。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • SPI
    SPI
    +关注

    关注

    17

    文章

    1706

    浏览量

    91508
  • CPOL
    +关注

    关注

    0

    文章

    9

    浏览量

    10046
  • CPHA
    +关注

    关注

    0

    文章

    8

    浏览量

    9380
  • miso
    +关注

    关注

    0

    文章

    7

    浏览量

    5421

原文标题:弄懂SPI接口

文章出处:【微信号:eet-china,微信公众号:电子工程专辑】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    SPI通信的四种方式 FPGA的SPI从机实现方案

    SPI通信有四种方式,由CPOL(时钟极性)、CPHA(时钟相位)的4种组合决定的。CPOL决定总线空闲时,SCK是高电平还是低电平(CPOL=,0,无
    发表于 03-29 10:24 5303次阅读

    SPI总线小结

    了可连到总线上的器件数量。3、SPI时序分析在SPI传输中,数据是同步进行发送和接收的。数据传输时钟
    发表于 10-18 10:27

    关于SPI的配置问题,就是时钟极性时钟相位问题

    关于SPI的配置问题,就是时钟极性时钟相位问题
    发表于 07-04 16:54

    浅谈SPI总线

    按位传输,高位在前,低位在后,为全双工通信,数据传输速度总体来说比 I2C 总线要快,速度可达到 Mbps 级别。根据时钟极性时钟相位的不
    发表于 11-30 11:42

    SPI总线工作原理/数据传输步骤/优缺点

      时钟信号将来自主设备的数据位输出与从设备的位采样同步。在每个时钟周期传输一位数据,因此数据传输
    发表于 12-09 14:18

    SPI中主机和从机模式的区别是什么?

    高电平,应将UCCKPL置1;要使得在后时钟沿接收数据,应将UCCKPH清零。 4. 优缺点 SPI接口具有如下优点: 1) 支持全
    发表于 06-14 09:12

    SPI IP用户指南

    的协议版本。安路的 SPI IP 核具有极高的灵活性,用户可通过配置 SPIIP 核的主/从类型,时钟极性时钟相位数据宽度,
    发表于 08-09 06:19

    HbirdV2-SoC中如何配置QSPI1和QSPI2的时钟极性CPOL和时钟相位CPHA?

    HbirdV2-SoC中QSPI0的时钟极性CPOL和时钟相位CPHA可以通过SPI_SCKMODE寄存器来配置;在QSPI1和QSPI2中没有找到相关寄存器,如何配置QSPI1和QS
    发表于 08-12 06:17

    AD7606 SPI通信的时钟极性时钟相位要求是什么?

    AD7606的关于SPI通信的时钟极性时钟相位要求是什么? 我的主控芯片采用SPI有AD7606通信,我在
    发表于 12-01 06:56

    ofdm技术的优缺点解析,ofdm技术原理介绍

    ofdm技术是一种无线环境下的高速传输技术,下面我们主要来看看ofdm技术的优缺点解析以及ofdm技术原理介绍。
    发表于 12-12 11:12 9.1w次阅读
    ofdm技术的<b class='flag-5'>优缺点解析</b>,ofdm技术原理介绍

    SPI编程时,如何理解时钟相位时钟极性

    这两个参数忽略。和大家分享一下SPI通讯、时钟极性以及时钟相位的基础知识。 什么是SPI通讯总线 SPI
    的头像 发表于 11-12 18:09 1.5w次阅读
    <b class='flag-5'>SPI</b>编程时,如何理解<b class='flag-5'>时钟相位</b>和<b class='flag-5'>时钟</b><b class='flag-5'>极性</b>

    SPI实时时钟与微控制器的接口

    SPI标准包括四种模式,由SCLK的极性以及数据与SCLK之间的相位关系定义。时钟
    的头像 发表于 01-12 17:05 900次阅读
    <b class='flag-5'>SPI</b>实时<b class='flag-5'>时钟</b>与微控制器的<b class='flag-5'>接口</b>

    I2C时钟频率与数据传输速率的理解

    率为xxxKbit/s。明明概念里可以进行配置的只有一个时钟频率,那么这个数据传输率这位老兄是怎么个情况。
    的头像 发表于 04-04 14:03 6598次阅读

    SPI时钟极性时钟相位

    SPI 中,主机可以选择时钟极性时钟相位。在空闲状态期间,CPOL 为设置时钟信号的极性
    的头像 发表于 07-21 10:08 6088次阅读
    <b class='flag-5'>SPI</b><b class='flag-5'>时钟</b><b class='flag-5'>极性</b>和<b class='flag-5'>时钟相位</b>

    探索SPI单线传输模式中时钟线与数据传输的简化

    探索SPI单线传输模式:时钟线与数据传输的简化之道 在当今的嵌入式系统和微控制器通信中,串行外设接口S
    的头像 发表于 05-28 18:26 1155次阅读