0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCI-E TLP学习笔记(2)

FPGA技术江湖 来源:FPGA技术江湖 2024-11-06 09:16 次阅读

大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。

今天给大侠带来PCI-Express transaction Layer specification(处理层协议),本次PCIE TLP 学习经验分享分为三篇,今天带来第二篇,i/o,memory,configuration,message request、completetion(Memory Request Package、I/O Request 包、Configuration Request包、Message、Completion Rules(应答机制)),话不多说,上货。

三、I/O,Memory,Configuration,Message Request、Completetion

memory、i/o、configuration request包头除了基本的域之外还包括:Transaction ID即requester ID、Tag、Last DW BE、1st DW BE,放在第二个DW中。以下分别介绍这三种不同的请求包。

1. Memory Request Package

采用直接地址寻址,有64bit地址和32bit地址两种,其中读请求包的Length域不应大于Max_Read_Request_Size寄存器设置的值。请求器件不会示例一个所访问的memory空间超过4KB的read request包。以下是两种不同地址长度的memory request 包。

3b7d584c-909e-11ef-a511-92fbcf53809c.png

64位地址的包格式

3b9af082-909e-11ef-a511-92fbcf53809c.png

32位地址的包格式

2. I/O Request 包

I/O request 包只有32位地址寻址。有如下限制:

TC[2:0] must be 000b

Attr[1:0] must be 00b

AT[1:0] must be 00b

Length[9:0] must be 00 0000 0001b

Last DW BE[3:0] must be 0000b

格式如下:

3bf2b286-909e-11ef-a511-92fbcf53809c.png

可见每次只传送一个DW数据。

3. Configuration Request包

configuration request包采用ID寻址方式,包头(Tlp Header长度是3DW)。有如下规定:

TC[2:0] must be 000b

Attr[1:0] must be 00b

AT[1:0] must be 00b

[9:0] must be 00 0000 0001b

Last DW BE[3:0] must be 0000b

包格式:

3c3deda0-909e-11ef-a511-92fbcf53809c.png

4.Message 包

Message包分为:

INTx Interrupt SignalingINTx中断信息

Power Management 电源管理机能。

Error Signaling错误信息包

Locked Transaction Support锁住交易的支持

Slot Power Limit Support插槽电源限制的支持

Vendor-Defined Messages制造商自行定义信息

所有的Message包都用Msg编码,即不包括数据负荷的Message包,除了Vendor_Defined Messages和Set_Slot_Power_Limit Message包,Message包有以下限制:

The Message Code field must be fully decoded (Message aliasing is not permitted).

Except as noted, the Attr[1:0] field is reserved.保留Attr域。

AT[1:0] must be 00b.

Except as noted, bytes 8 through 15 are reserved.保留包头部分的bytes8到byte15.

Message Requests are posted and do not require Completion。Message包不需要返回响应包。

Message Requests follow the same ordering rules as Memory Write Requests。

3c8e29be-909e-11ef-a511-92fbcf53809c.png

寻址方式:隐含寻址,由Type域中的r[2:0]决定,即Type域的最后三位。具体寻址映射如下:

3cb0d8ce-909e-11ef-a511-92fbcf53809c.png

r[2:0]是010时,寻址方式就是ID寻址。

5. Completion Rules(应答机制)

completion包用ID寻址方式,寻址使用的ID就是request提供的requester ID。除了那些正常的域以外,还包括:

Completer ID[15:0] – Identifies the Completer – described in detail below

Completion Status[2:0] – Indicates the status for a Completion

BCM – Byte Count Modified

Byte Count[11:0] – The remaining byte count for Request

Tag[7:0] – in combination with the Requester ID field, corresponds to the Transaction ID

Lower Address[6:0] – lower byte address for starting byte of Completion

3cfe8362-909e-11ef-a511-92fbcf53809c.png

compl.Status位有如下含义:

3d1df544-909e-11ef-a511-92fbcf53809c.png

第二篇就到这里,明天开启第三篇,将会带来请求和应答处理机制(Request Handling Rules、Completion Handling)、virtual channel(vc)Mechanism虚拟通道机制(TC/VC映射、Flow Control)、Data Integrity数据完整性等详解,愿大侠持续关注,一切安好,告辞。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    602986
  • 寄存器
    +关注

    关注

    31

    文章

    5336

    浏览量

    120230
  • PCIe
    +关注

    关注

    15

    文章

    1234

    浏览量

    82579

原文标题:PCI-E TLP(处理层协议)学习经验分享 II

文章出处:【微信号:HXSLH1010101010,微信公众号:FPGA技术江湖】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PCI-E 的PADS封转

    PCI-E封装
    发表于 03-30 11:30

    在FPGA上设计PCI-e Gen2.0和PCI-e Gen3.0有什么不同

    请教各位大大,在FPGA上进行设计PCI-e的接口通信,2代和3代的设计有什么不同吗?如果学习2代改到开发3代是在原工程上做小改变还是要推倒重做?
    发表于 03-03 09:55

    pci-e布线规范

    pci-e布线规范
    发表于 07-14 14:49

    解决台式机PCI-E 1X不够难题 :乐扩PCI-E 1X转2PCI-E 1X扩展卡

    针对目前解决台式机PCI-E 1X插槽不够用的瓶颈现状,拥有十几年研发和生产经验的老品牌厂家乐扩发布了一款可以将主机PCI-E1X插槽转换为2PCI-E 1X插槽的扩展卡,有效解决了
    发表于 10-19 16:25

    PCI PCI-X PCI-E介绍 精选资料分享

    PCI PCI-X PCI-E介绍1.PCI外设互联标准(或称个人电脑接口,Personal Computer Interface),实际应用中简称
    发表于 07-29 06:40

    什么是PCI PCI-X PCI-E

    什么是PCI PCI-X PCI-E
    发表于 10-25 07:37

    PCI-E接口定义 引脚定义图 PCI-E针脚定义图

    说明:PCI-E
    发表于 04-27 18:09 7.8w次阅读
    <b class='flag-5'>PCI-E</b>接口定义 引脚定义图 <b class='flag-5'>PCI-E</b>针脚定义图

    南桥PCI-E通道数

    南桥PCI-E通道数              南桥PCI-E通道数是指芯片组中
    发表于 12-26 16:10 584次阅读

    PCI-e总线FPGA开发板资料说明

    自从2004年pci-e1.0a规范之后,主板上就开始有了最新的串行高速PCI-E总线,相比原来的PCIV2.3,PCI-E总线有很大的优势,首先,PCI-E降低了芯片连接的管脚数量,
    发表于 04-14 00:56 171次下载

    浅谈显卡PCI/AGP/PCI-E接口的区别

    PCI-E 1.0标准提供了2.5GT/s(Giga Transmissionper second ,千兆传输/秒,即每一秒内传输的次数,不同于Gbps)的传输速度,常用的PCI-E X16提供16
    发表于 11-03 16:13 7700次阅读

    M.2PCI-E接口固态硬盘的区别是什么

    PCI-E是现在电脑上面通用的数据接口,而M.2是取代基于mini PCIe改良而来的msata固态硬盘。PCI-E数据直接通过总线与CPU直连,而M.2接口可以支持SATA和
    发表于 07-28 15:49 9826次阅读

    连欣PCI模块连接器PCI-E 52PIN原理图

    连欣PCI模块连接器PCI-E 52PIN原理图
    发表于 07-08 09:20 49次下载

    pci-e插槽的规格有哪些 各个版本的pci-e的规范区别

    PCI-E的接口根据总线位宽不同而有所差异,包括X1、X4、X8以及X16,而X2模式将用于内部接口而非插槽模式。PCI-E规格从1条 通道连接到32条通道连接,有非常强的伸缩性,以满足不同系统设备对数据传输带宽不同的需求。
    发表于 08-05 10:16 8961次阅读
    <b class='flag-5'>pci-e</b>插槽的规格有哪些 各个版本的<b class='flag-5'>pci-e</b>的规范区别

    PCI-E TLP学习笔记(1)

    今天给大侠带来PCI-Express transaction Layer specification(处理层协议),本次PCIE TLP 学习经验分享分为三篇,今天带来第一篇TLP概况
    的头像 发表于 11-06 09:14 476次阅读
    <b class='flag-5'>PCI-E</b> <b class='flag-5'>TLP</b><b class='flag-5'>学习</b><b class='flag-5'>笔记</b>(1)

    PCI-E TLP学习笔记(3)

    今天给大侠带来PCI-Express transaction Layer specification(处理层协议),本次PCIE TLP 学习经验分享分为三篇,今天带来第三篇,也就是最后一篇,请求
    的头像 发表于 11-06 09:19 278次阅读
    <b class='flag-5'>PCI-E</b> <b class='flag-5'>TLP</b><b class='flag-5'>学习</b><b class='flag-5'>笔记</b>(3)