文章来源:半导体与物理
原文作者:jjfly686
本文介绍了3D-NAND浮栅晶体管结构。
传统平面NAND闪存技术的扩展性已达到极限。为了解决这一问题,3D-NAND闪存技术应运而生,通过在垂直方向上堆叠存储单元,大幅提升了存储密度。本文将简要介绍3D-NAND浮栅晶体管。
浮栅晶体管的工作原理
浮栅晶体管是闪存技术的核心组件,其基本原理是通过在浮栅中存储或释放电荷来改变晶体管的阈值电压,从而实现数据的写入和擦除。浮栅是一个隔离的导电层,通常由多晶硅制成,能够长时间保持电荷,确保数据的持久性。
(平面浮栅晶体管)
3D-NAND中的浮栅晶体管结构
1.第一种材料结构
(a) 显示了3D-NAND单元的俯视图,其中包含一个多晶硅浮栅,该浮栅由氧化物-多晶硅-氧化物-氮化物(OPOP)堆栈组成。这种结构允许每个存储单元独立地存储电荷,从而表示不同的数据状态。
图(b) 是3D-NAND单元的侧视截面图,展示了多晶硅浮栅的具体位置。在这个结构中,浮栅位于控制栅和半导体多晶通道之间,并通过隧穿氧化层与衬底隔离。当向控制栅施加电压时,电子可以通过量子隧穿效应进入浮栅或从浮栅中逃逸,从而实现数据的写入和擦除。
2.第二种材料结构
图2(a) 显示了3D-NAND单元的俯视截面图,其中包含一个氮化物材料电荷陷阱层,该层由氧化物-氮化物-氧化物-氮化物(ONON)堆栈组成。与多晶硅浮栅相比,氮化物电荷陷阱层具有更好的耐久性和数据保持能力,因为电荷不是直接存储在导体中,而是被陷阱在氮化物材料的缺陷中,这有助于减少数据丢失的风险。
图(b) 是3D-NAND单元的侧视截面图,展示了氮化物电荷陷阱层的具体位置。在这种结构中,电荷陷阱层位于控制栅和多晶硅之间,通过隧穿氧化层与衬底隔离。当向控制栅施加电压时,电子可以通过量子隧穿效应进入电荷陷阱层或从电荷陷阱层中逃逸,从而实现数据的写入和擦除。
-
半导体
+关注
关注
335文章
27837浏览量
223969 -
NAND
+关注
关注
16文章
1698浏览量
136585 -
3D
+关注
关注
9文章
2921浏览量
108148 -
晶体管
+关注
关注
77文章
9801浏览量
139088
原文标题:3D-NAND浮栅晶体管结构
文章出处:【微信号:bdtdsj,微信公众号:中科院半导体所】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
晶体管的结构特性
IGBT绝缘栅双极晶体管的基本结构与特点
IGBT绝缘栅双极晶体管
绝缘栅双极晶体管(IGBT)
![绝缘<b class='flag-5'>栅</b>双极<b class='flag-5'>晶体管</b>(IGBT)](https://file1.elecfans.com//web2/M00/A4/C1/wKgZomUMNY2AZ2tHAABS1ueJyGo849.jpg)
绝缘栅双极晶体管
联栅晶体管(GAT)是什么意思?
绝缘栅双极晶体管结构与工作原理解析
![绝缘<b class='flag-5'>栅</b>双极<b class='flag-5'>晶体管</b><b class='flag-5'>结构</b>与工作原理<b class='flag-5'>解析</b>](https://file1.elecfans.com//web2/M00/A6/FA/wKgZomUMQZeAaseGAAA0Bw0Cumg946.png)
NAND 闪存概述
![<b class='flag-5'>NAND</b> 闪存概述](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
评论