下一代有源相控阵雷达的设计趋势

有源电扫描阵列（AESA）技术最近的发展趋势正在瞄准卫星和无人机（UAV）上的新型雷达有效载荷，这些载荷可以和现代化地面、机载以及舰载雷达一起，通过改良的情报、监视、侦查（ISR）系统，帮助军事决策者应对瞬息万变的军事行动需求，并更好地把握战局态势。这些雷达载荷在尺寸规模和工作性能方面催生的需求正在逐步被新的架构设计和系统能力所解决，而正是诸如GaN功率放大器（PA）、新型微波单片集成电路（MMIC）、“extreme”MMIC器件、“超越摩尔定律”的异质集成、收发（T/R）模块成本缩减、新型毫米波硅基集成电路（IC）、光电集成等这些微波和信号处理技术的发展使得这一切成为可能。

在这些进步的背后是大量逐步发展的电子设计自动化（EDA）技术，它们为设计者在样机开发之前提供了系统架构、元件规格、个别元件物理设计和验证等各方面的支持。本文将对这些技术的发展趋势进行讨论，并通过几个例子展示EDA工具的进步是如何支撑下一代AESA和相控阵雷达发展的。

1相控阵技术

AESA雷达，也被称作有源相控阵雷达（APAR），由独立辐射阵元（即天线阵元，每个都带有一个包含低噪声接收机的固态T/R模块）、PA以及增益和相位（或延迟）数控单元构成。阵元输入信号的相位和幅度控制为天线波束在俯仰和方位向提供了可控的方向性，这使得雷达能够将天线主瓣“瞄准”需要的方向。与机械扫描雷达不同，相控阵雷达能够在空间上几乎无延时地轮换模式，模块收发增益和时序的数字化控制造就了具备波束指向敏捷、雷达模式交叉和极低副瓣性能的天线，相对于无源电扫描阵列（ESA）和机械扫描雷达来说，这极大地降低了天线雷达的特征。波束宽度依赖于阵列中阵元的数量，通过增加阵元（或传感器）数量，波束能够变窄，并且更加有效地对小目标进行探测。如今的AESA雷达通常由成千上万的阵元组成，这些阵元通过日益复杂的结构相互连接，从而达到小尺寸、低重量和高性能（即低损耗）的目的。

当RF频率在10GHz以下时，其波长会使得天线尺寸和间距增大，RF、中频（IF）和基带信号的布线通过印制电路板（PCB）上的分立元件和现货供应的MMIC就能解决，信号路径过长带来的影响会被PCB在这些频点较低的损耗所抵消，而且鉴于相对灵活的封装需求，天线接口可以认为和IC单元无关。但是，在毫米波频段（即30GHz以上），物理上小的天线间距（~λ/2< 5 mm）、封装损耗和包括阻抗控制、多层封装互联在内的工艺挑战使得高功能度和精密集成的IC更加具有吸引力，这些高频信号的复杂封装和布局设计必须依赖于针对RF和毫米波电子器件的电路仿真和电磁分析。

虽然有源相控阵天线具有诸多优点，但却极其复杂，其一次性开发和制造的成本要远远高于普通天线设计，这是因为每个制造单元中成百上千的有源电子模块（如图1所示）经常都是基于定制化的GaAsMMIC设计实现的（通常每个系统5-10种设计）。

图1 AN/APG-80 F-16 AESA雷达阵元局部视图

2日益增长的集成度

GaAs MMIC技术最初由美国国防部（DoD）在上世纪八九十年代资助和开发，它是制造10~20GHz密集封装（截面尺寸<1cm）T/R模块的唯一可行选择，强大的仿真软件和廉价的计算资源促进了MMIC设计的进步，这使得工程师能够设计具备更高精度的复杂电路，开发通用RF模块库。早期MMIC的发展解决了一些挑战，如组合几十上百个有源和无源元件（单片GaAs衬底上的三极管、PIN二极管、电阻、电容、电感等），在单片单通道或多通道MMIC上组合低噪声放大器（LNA）、PA、开关矩阵和移相器等RF模块时集成AESA功能的复杂性等。如今，基于采用新材料、新器件和先进集成技术的多芯片组件，MMIC正朝着更强大的功能和更高的集成密度发展。

美国国防高级研究项目署（DARPA）微系统技术办公室曾经资助了两个项目用以研究下一代器件集成技术。“硅基化合物半导体材料”（COSMOS）项目致力于发展新方法将化合物半导体（III-V族化合物）紧密集成到最先进的硅基COMS电路中，“多源可用异质集成”（DAHI）项目继续了这项工作，开发异质集成技术将使用新兴材料和器件的先进III-V族器件和高密度硅基CMOS紧密结合。

集成技术在过去10年取得了巨大发展。针对DARPA的“集成传感器即结构”（ISIS）项目，2006年佐治亚技术研究所在单芯片上开发了一款带有控制电路的4通道X波段SiGeT/R模块，平均每个T/R模块成本约为10美元；2008年，加利福尼亚圣地亚哥大学（UCSD）的研究者在性能和集成密度上取得了重大突破，他们设计和演示了第一款SiGeRF波束形成IC：一个6~18GHz，带有5比特相位控制和片上8:1复合器的8单元相控阵接收机；2009年，UCSD紧接着又研发了第一款16单元、45~50GHz的相控阵发射机；2013年，UCSD报道了一款110GHz、4*4晶元级、带有高效片上天线的相控阵发射机，并成功演示了其单芯片解决方案（如图2所示）。

图2 110GHz4*4晶元级相控阵发射机

由于相控阵天线正在逐步演变成支持多辐射单元的硅基核心芯片，首选的解决方案通常都是将硅和III-V族前端结合起来，以满足需要尽可能最佳性能的应用，特别是对诸如噪声系数（NF）和输出功率等品质因数的需求。GaN正在越来越多地取代GaAs成为高功率或宽带前端材料，对于固定的功率电平，一片GaNMMIC的大小仅有GaAs MMIC的三分之一到四分之一，这足以抵消GaN带来的高材料成本，GaN晶元成品（包括材料）的成本是GaAs的两倍，从而GaN解决方案平均每RF瓦特消耗的成本只有GaAs的50~66%。鉴于GaN成本的不断降低，可以预见GaAs将在很多应用中从相控阵天线里消失。

对宽禁带（Wide BandGap，WBG）半导体研究持续不断的投入将有望使得“morethan Moore”功率电子器件迈上一个新台阶，研究者们正致力于通过将GaN异质集成到硅晶元上改进GaN技术，在更大的硅晶元上集成GaN和采用标准半导体工艺流程将会以更低的成本带来更高的功能和性能，所有这些技术都需要设计者能够有效理解独特技术和对整体性能影响之间的均衡。

虽然GaAs MMIC的密度要比竞争的硅数字IC小很多，但高频设计仍需要特别注意互联技术和电磁仿真，这有助于预测可能导致性能失效的寄生行为。元件的物理布局和互联是RF和微波电路设计的关键步骤，软件应当采用统一数据模型（UDM）将基于原理图的电子元件和经过电磁（EM）仿真的布局固有地联系起来。随着技术集成水平的提高，这种分析对于成功的MMIC开发至关重要。

在III-V族材料和Si集成技术解决下一代相控阵雷达尺寸和功能需求的同时，高密度IC同样对晶元制造质量提出了要求，一百个晶体管中如果有一个因为制造缺陷而出现问题，那将意味着失去整个昂贵的模具。所以，微波RF电路的设计需要对元件的布局和互联建立RF设计规则，基于成品率和极限条件分析的健壮性设计也必须纳入到设计阶段，用于研究制造工艺偏差所带来的影响。

3仿真工具

系统工程在毫米波频段硅技术中扮演着关键角色，由于产业正朝着高集成、多功能核心芯片方向发展，RFIC开发者拥有可以全面检查架构和可用技术之间协调平衡的内部专家系统也越来越重要。系统仿真将电路仿真和辐射及信号处理行为模型联系起来，它使得系统设计者能够为应用选择最佳的单片工艺，并确定早期架构定义和元件规范。

高层次系统工具无法准确对大量单独定义的内部连接通路行为进行准确建模是导致设计失败和高开发成本的一个原因，部分或完整地实际建造相控阵系统来研究这些不可预见的内部行为代价高昂，因为需要实现大量通路并对其行为特征进行测试，而且随着天线阵列和波束指向控制电路集成度的提高，这个挑战将日益严峻。

由于设计过程中的制造和测试迭代成本过高，开发往往只局限于第一或第二阶段一个概念性验证展示的原理样机。与规格的不符将导致整个天线/电子系统难以接受的设计和测试迭代次数，这使得包含整个系统的仿真成为必要。考虑到相控阵的性能不仅单纯取决于天线和微波电子器件的行为，仿真必要抓住它们的组合行为以便准确对整个系统进行预测。

虽然应用于单独电路方面的EDA工具已经非常成熟，但将整体系统性能看作是所构成分系统的函数，并采用这些工具对其进行评估的做法仍不常见。高层次的系统分析通常都是通过电子数据表格（如Excel）或基于MATLAB这类产品的一般数学计算来完成的，这些个性化方法的复杂程度往往每个公司都不一样，甚至同一个公司里不同项目之间也千差万别，这些个性化工具一般只适用于定义基础分系统（如MMIC、天线、RF无源和控制单元）的性能需求。

更健壮的分析方法应当将相控阵系统中每个分立组件的性能度量都结合起来，并提供一个对高层系统性能更加准确的评估。一开始，这种分析可以用来指定整个系统的元件拓扑结构和单独分系统的性能需求，当有了更加详尽的分系统模型后，将其整合到全系统的分析中，从而获得对于整体系统性能的更好把握。

系统仿真允许设计者：在很大的功率和频点范围上评估阵列性能；执行各种预算分析测量，如级联增益、NF、输出功率（如P1dB）、增益与噪声温度比（G/T）；通过成品率分析评估缺陷和硬件损伤敏感性；使用相控阵全模型进行端对端系统仿真。

参数分析使得设计者能够有效研究系统变化以便平衡成本和性能，参数分析的例子有T/R模块规格、移相器分辨率（即比特位数）和误差、组合器和分频器拓扑结构、阻性和抗性振幅形成、天线单元数量和间距等。

4基于VSS的相控阵分析

作为本方法的例子，针对AESA的全系统分析能力已经被添加到“虚拟系统仿真器”（VSS）软件中，该仿真器运行在国家仪器（NI）的AWR设计环境平台上，它将系统性能看作是受波束方向、天线设计和实现电子波束扫描的有源无源电路单元等因素所影响的函数。当前的VSS版本能够对具有上千个天线单元的相控阵进行建模，支持各种标准和定制几何布局的阵列配置。此前，软件中相控阵基于基本独立模块实现，其规模限制在几百个阵元左右，每个阵元都被建模成一个输入或输出模块；现在，相控阵的行为可以方便地通过参数对话框或包含配置参数的数据文件实现，这些参数包括增益和相位偏移、入射的俯仰和方位角、X和Y向位置（绝对长度或以波长为单位）以及信号频率等。相控阵模型既能够设置为发射也能设置为接收，在发射模式，激励每个阵元的信号功率基于用户定义的设置进行计算，包括：无损，所有阵元以输入信号功率进行激励；功分，输入信号功率在阵元之间均匀分配；压分，输入信号电压在阵元之间均匀分配。

基于增益锥削的幅度激励通常被用来控制波束形状和减小副瓣，一些常用的增益锥削已经在相控阵模块中实现，其系数处理决定了加权是否是归一化的，如果是，锥削会归一化到单位增益。相控阵模型中的标准增益锥削包括切比雪夫锥削、泰勒锥削和均匀锥削，用户也可以通过指定每个阵元的增益和相位来实现定制化的锥削方式（如图3所示）。

图3用于波束形成、指向和副瓣控制的增益及相位锥削

除了各种信号分布电路和对频率相关操作的支持以外，模型还允许用户对由制造缺陷或单元失效引起的阵列瑕疵进行仿真。所有的增益和相位计算都在内部进行，用户还可以调用成品率仿真来评估模块对任意定义的相控阵参数方差的敏感性。

图4网格（a）和圆环（b）相控阵布局

参数对话框允许用户快速通过标准或自定义的几何布局来设计天线整列架构。网格选项（如图4a所示）中相控阵成网格分布，其布局通过X和Y轴向阵元数量（NX和NY）、轴间阵元距离（dx和dy）以及轴之间的夹角（γ）来配置，γ可以取任意正值，γ= 90°即为矩阵网格，γ = 60°即为三角网格。环形选项（如图4b所示）将相控阵配置成一个或多个同心圆，每个同心圆上的阵元数量和圆的半径可以通过变量NC和R定义成向量形式。同样的，用户自定义选择可以通过设置阵元数量N和各自的X、Y向位置实现定制阵列架构。

设计者可以为相控阵中的每个天线阵元定义增益或全向辐射模式，这使得他们可以为内部、边缘和角上的阵元选择不同的辐射模式，这些模式能够在实验室测量得到，或者通过电磁仿真器进行计算，如用于平面电磁分析的AXIEM和3D有限元方法（FEM）分析的Analyst，这些都是NIAWR软件自带的仿真器。一种简单的方法是采用3*3的相控阵并激励其中一个阵元——内部阵元，或一个边缘阵元，或一个角上阵元——并关闭其它阵元，从而分别得到内部、边缘和角上阵元的辐射模式，这些模式都可以通过使用NIAWR软件的输出数据文件功能进行自动存储。上述方法考虑到了一阶近邻阵元的相互耦合作用，如果要扩展到二阶近邻，可以采用5*5的阵列进行仿真。

VSS的另一个特点是可以对相控阵中独立阵元之间的RF连接进行建模，这是一个非常重要的功能，因为RF连接并非理想，它会导致阵列行为严重偏离理想情况。举个例子，相控阵中经常用到增益加权，但是，对于所有阵元都采用一样的RF连接可能会导致某些特定的阵元（具有更高增益的阵元）工作在抑制区或其附近，而其他工作在线性区，阵列性能将受到阵元工作靠近抑制区程度的影响。反之，如果设计者根据所使用的增益加权模式，针对不同阵元选择不同的RF连接，虽然会更加复杂，但能够带来更加有效的相控阵设计，而VSS建模就允许设计者做到这一点。

5结束语

随着阵元数量和含电子器件天线集成度的提高，对独立元件以及整个AESA雷达信号通路性能进行设计和验证的能力变得不可或缺，通过使用集电路仿真、系统级行为建模和电磁分析于一体的设计平台，开发团队可以在昂贵的样机研发之前对系统性能和元件之间的相互作用进行研究，能够预测性能并修改RF设计以便满足需求正是VSS建模功能所提供的能力之一。