0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

半大马士革工艺:利用空气隙减少寄生电容

中科院半导体所 来源:半导体与物理 2024-11-19 17:09 次阅读

本文介绍了半大马士革工艺:利用空气隙减少寄生电容

15cd9f52-9cf2-11ef-a511-92fbcf53809c.jpg

随着半导体技术的不断发展,芯片制程已经进入了3纳米节点及更先进阶段。在这个过程中,中道(MEOL)金属互联面临着诸多新的挑战,如寄生电容等问题。为了应对这些挑战,人们提出了大马士革(semi-damascene)工艺,特别是在使用钌(Ru)作为互连材料时,这种工艺显示出了显著的优势,尤其是通过引入空气隙来减少寄生电容。

15eda950-9cf2-11ef-a511-92fbcf53809c.png

传统铜互连的问题

在传统的铜互连工艺中,随着制程节点的不断缩小,寄生电容和电阻问题变得日益严重,导致信号延迟增加,性能下降。为了解决这些问题,研究人员开始寻找替代材料和技术。

15fe3c7a-9cf2-11ef-a511-92fbcf53809c.png

钌(Ru)作为互连材料

钌(Ru)作为一种低电阻、高可靠性的金属,成为了下一代互连材料的有力候选。钌具有以下优点: 低电阻:钌的电阻率远低于钴(Co),接近于铜(Cu),即使在极小尺寸下,其电阻增长速度也较慢。 高可靠性:钌具有出色的抗电迁移能力和高可靠性,特别适合未来的5纳米及更先进节点。 惰性和硬度:钌具有很高的惰性和硬度,不易通过化学机械抛光(CMP)去除,这使得传统的双大马士革工艺在CMP过程中容易对低k介质造成损伤,导致成品率下降。

16028316-9cf2-11ef-a511-92fbcf53809c.png

空隙的重要性

空隙(airgap)在半大马士革工艺中起到了关键作用,它可以显著降低金属线间的寄生电容,从而减少RC延时。具体来说,空气隙的引入可以: 减少电容:空气隙的介电常数接近于1,远低于传统介质材料(如二氧化硅,介电常数约为3.9),因此可以显著降低寄生电容。 提高性能:通过减少寄生电容,可以提高信号传输速度,减少信号延迟,从而提升整体性能。 降低功耗:减少寄生电容还可以降低信号传输过程中的能量损失,从而降低功耗。

160d8680-9cf2-11ef-a511-92fbcf53809c.png

半大马士革工艺流程

M1 Ru刻蚀:使用介质作为掩模,刻蚀出M1层的钌金属线图案。 空气隙形成:使用ALD沉积一层绝缘层,在M1层的钌金属线之间形成空气隙,以减少寄生电容。 选择性通孔刻蚀:刻蚀出通孔,以便连接上下层金属线。 M2 Ru沉积:在通孔和M2层的图案上沉积钌金属。 M2 Ru刻蚀和空气隙形成:刻蚀出M2层的钌金属线图案,并在M2层的钌金属线之间形成空气隙。

161f6c38-9cf2-11ef-a511-92fbcf53809c.png

空隙的挑战与解决方案

尽管空气隙在减少寄生电容方面具有显著优势,但在实际应用中仍面临一些挑战,例如空气隙闭合的控制、平面化的要求等。研究人员通过仿真和实验,逐步解决了这些挑战,确保了工艺的稳定性和可靠性。

16244b0e-9cf2-11ef-a511-92fbcf53809c.png

空气隙闭合控制:在M1层的钌金属线之间形成空气隙后,需要精确控制空气隙的闭合,以确保空气隙不会在后续工艺步骤中意外打开。这需要高精度的刻蚀和沉积工艺。 平面化:空气隙形成后,需要进行平面化处理,以确保介质层的表面平整,不影响后续工艺步骤。这通常通过化学机械抛光(CMP)实现。 材料选择:选择合适的空气隙闭合材料(如SiCN)和刻蚀工艺,以确保空气隙的稳定性和可靠性。

162cbba4-9cf2-11ef-a511-92fbcf53809c.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电容
    +关注

    关注

    100

    文章

    6034

    浏览量

    150246
  • 寄生电容
    +关注

    关注

    1

    文章

    292

    浏览量

    19225

原文标题:半大马士革工艺:利用空气隙减少寄生电容

文章出处:【微信号:bdtdsj,微信公众号:中科院半导体所】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PCB寄生电容的影响 PCB寄生电容计算 PCB寄生电容怎么消除

    寄生电容有一个通用的定义:寄生电容是存在于由绝缘体隔开的两个导电结构之间的虚拟电容(通常不需要的),是PCB布局中的一种效应,其中传播的信号表现得好像就是电容,但其实并不是真正的
    的头像 发表于 01-18 15:36 2924次阅读
    PCB<b class='flag-5'>寄生电容</b>的影响 PCB<b class='flag-5'>寄生电容</b>计算 PCB<b class='flag-5'>寄生电容</b>怎么消除

    寄生电容,寄生电容是什么意思

    寄生电容,寄生电容是什么意思 寄生的含义  寄身的含义就是本来没有在那个地方设计电容,但由于布线构之间总是有互容,互
    发表于 03-23 09:33 2859次阅读

    如何采用铜互连单大马士革工艺制作超厚金属铜集成电感的概述

    成功开发超厚介质膜的淀积和刻蚀工艺、超厚金属铜的电镀和化学机械研磨等工艺,采用与 CMOS 完全兼容的铜互连单大马士革工艺制作了超厚金属铜集成电感。该超厚金属铜电感在 1~3 GHz
    的头像 发表于 05-19 10:39 2w次阅读

    寄生电容产生的原因_寄生电容产生的危害

    本文首先介绍了寄生电容的概念,其次介绍了寄生电容产生的原因,最后介绍了寄生电容产生的危害。
    发表于 04-30 15:39 3w次阅读

    实现3nm技术节点需要突破哪些半导体关键技术

    将互连扩展到3nm技术节点及以下需要多项创新。IMEC认为双大马士革中的单次显影EUV,Supervia结构,半大马士革工艺以及后段(BEOL)中的附加功能是未来的方向。IMEC纳米互连项目总监Zsolt Tokei阐述了这些创
    的头像 发表于 09-15 17:23 7175次阅读
    实现3nm技术节点需要突破哪些半导体关键技术

    什么是寄生电容_寄生电容的危害

    寄生的含义就是本来没有在那个地方设计电容,但由于布线之间总是有互容,互容就好像是寄生在布线之间的一样,所以叫寄生电容,又称杂散电容
    的头像 发表于 09-17 11:56 3.2w次阅读

    什么是寄生电容,什么是寄生电感

    本来没有在那个地方设计电容,但由于布线之间总是有互容,互容就好像是寄生在布线之间的一样,所以叫寄生电容 寄生电容: 本质上还是电容,满足i=
    的头像 发表于 07-27 14:23 1.8w次阅读
    什么是<b class='flag-5'>寄生电容</b>,什么是<b class='flag-5'>寄生</b>电感

    引入空气间隙以减少前道工序中的寄生电容

    作者:泛林集团半导体工艺与整合工程师 Sumant Sarkar 使用Coventor SEMulator3D®创建可以预测寄生电容的机器学习模型 减少栅极金属和晶体管的源极/漏极接触之间的
    的头像 发表于 03-28 17:19 895次阅读
    引入<b class='flag-5'>空气</b>间隙以<b class='flag-5'>减少</b>前道工序中的<b class='flag-5'>寄生电容</b>

    引入空气间隙以减少前道工序中的寄生电容

    来源:《半导体芯科技》杂志 作者:Sumant Sarkar, 泛林集团半导体工艺与整合工程师 使用Coventor SEMulator3D® 创建可以预测寄生电容的机器学习模型 减少栅极金属
    的头像 发表于 06-02 17:31 535次阅读
    引入<b class='flag-5'>空气</b>间隙以<b class='flag-5'>减少</b>前道工序中的<b class='flag-5'>寄生电容</b>

    引入空气间隙以减少前道工序中的寄生电容

    使用Coventor SEMulator3D®创建可以预测寄生电容的机器学习模型
    的头像 发表于 07-06 17:27 414次阅读
    引入<b class='flag-5'>空气</b>间隙以<b class='flag-5'>减少</b>前道工序中的<b class='flag-5'>寄生电容</b>

    寄生电容对MOS管快速关断的影响

    寄生电容对MOS管快速关断的影响 MOS(Metal Oxide Semiconductor)管是一种晶体管,它以其高性能和可靠性而广泛应用于许多电子设备,如功率放大器和开关电源。尽管MOS管具有
    的头像 发表于 09-17 10:46 3238次阅读

    使用半大马士革工艺流程研究后段器件集成的工艺

    SEMulator3D®虚拟制造平台可以展示下一代半大马士革工艺流程,并使用新掩膜版研究后段器件集成的工艺假设和挑战
    的头像 发表于 10-24 17:24 862次阅读
    使用<b class='flag-5'>半大马士革</b><b class='flag-5'>工艺</b>流程研究后段器件集成的<b class='flag-5'>工艺</b>

    什么是铜互连?为什么铜互连非要用双大马士革工艺

    在芯片制程中,很多金属都能用等离子的方法进行刻蚀,例如金属Al,W等。但是唯独没有听说过干法刻铜工艺,听的最多的铜互连工艺要数双大马士革工艺,为什么?
    的头像 发表于 11-14 18:25 8406次阅读
    什么是铜互连?为什么铜互连非要用双<b class='flag-5'>大马士革</b><b class='flag-5'>工艺</b>?

    半大马士革集成中引入空气间隙结构面临的挑战

    帮助imec确定使用半大马士革集成和空气间隙结构进行3nm后段集成的工艺假设     作者:泛林集团Semiverse™ Solution部门半导体工艺与整合工程师Assawer So
    发表于 12-25 14:40 321次阅读
    <b class='flag-5'>半大马士革</b>集成中引入<b class='flag-5'>空气</b>间隙结构面临的挑战

    铜互连双大马士革工艺的步骤

    本文介绍了铜互连双大马士革工艺的步骤。   如上图,是双大马士革工艺的一种流程图。双大马士革所用的介质层,阻挡层材质,以及制作方法略有差别,
    的头像 发表于 12-10 11:28 287次阅读
    铜互连双<b class='flag-5'>大马士革</b><b class='flag-5'>工艺</b>的步骤