基于EasyGo Vs工具包和Nl veristand软件进行的永磁同步电机实时仿真

EasyGo Vs Addon是一款领先的FPGA仿真工具包软件，它强大地连接了VeriStand软件与Matlab/Simulink，为实时测试和验证领域带来了前所未有的便利和效率，特别适用于汽车、航空航天和能源电力等实时测试和验证至关重要的行业。

本篇内容主要介绍基于EasyGo Vs 工具包和Nl veristand软件进行的永磁同步电机（PMSM）实时仿真。

PMSM实时仿真

▍永磁同步电机模型

采用转速电流双闭环控制，通过控制算法得出桥臂的参考波。

电机模块参数：设定电机的转速为450。

运行模型，观测电机的三相电流，定子dg电流，以及算法得出的dq电流。

如视频中所示，我们可以观测到，转子转速为150，极对数为3，则实际转速为450，与设定值一致。

▍控制器模型

控制部分与离线一致，在CPU中只进行占空比信号的生成。将CPU中得出的占空比信号传输到FPGA板卡生成PWM信号，FPGA板卡中通过FPGACoder进行无需编译的PWM生成。

电机模块为Easygo Machine库中的模块。在顶层中，有Ul Control和Scope两个与上位机交互的模块。

▍永磁同步电机实时仿真

打开NI VeriStand软件，新建一个项目，命名为永磁同步电机。

打开Configue控制界面，在列表中选择Custom Device，新建一个EasyGo Vs项目，载入永磁同步电机FPGA模型。

调节板卡序号和参数，点击Simulation Models添加CPU模型。选择由CPU控制模型编译得到的.so文件，载入后会显示模型中的各通道信号。

点击列表中的Controller 进行系统配置。将Windows改为Linux_x64，设置设备的IP地址，将与上位机的交互刷新率调整为10k。

点击Configure Mappings，选择FPGA模型和CPU模型中需要配对的信号。

首先将CPU模型的6路占空比输出信号与FPGA的输入信号配对；然后将FPGA的工况信号，与CPU的输入信号配对。点击System Mappings可查看配对情况，保存系统配置。

回到主界面可看到两个系统的闭环，切换到UI界面，添加输入控件和观测控件。将控件与观测信号配对，调节波形观测控件的刷新率，运行模型。

待模型运行成功后，修改转速设定值为300。可以看到在控制启动后，转速很快到达控制目标。

调整电机转矩到10。调整转速设定值，系统能迅速跟随变化；调整电机转矩，电磁转矩也能迅速跟随。