0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

奇异摩尔32GT/s Kiwi Link Die-to-Die IP全面上市

奇异摩尔 来源: 奇异摩尔 2024-12-10 11:33 次阅读

随着带宽需求飙升至新高度,多芯粒系统正成为许多应用领域的解决方案。通过在单一封装中异构集成多个芯粒,Chiplet芯粒系统能够为人工智能、高性能计算和超大规模数据中心提供更高的处理能力和性能。一系列技术创新为多芯粒系统的出现铺平了道路,其中关键的一项创新是UCIe标准。UCIe标准于2022年3月推出,是芯粒互联国际标准,UCIe有助于构建一个更广泛的、经过验证的芯粒生态系统。

奇异摩尔是最早一批加入UCIe 联盟的成员,从成立至今持续致力于芯粒生态的建设。经过不断的研发并积极践行UCIe标准,现荣幸宣布基于UCIe 1.1v的32GT/s Kiwi Link Die-to-Die IP正式问世。奇异摩尔将在后天举行的ICCAD 2024展会上全面展示该创新产品并提供1v1的专业技术交流

01奇异摩尔32GT/s Kiwi Link

Die-to-Die IP 全面上市

奇异摩尔提供完整的UCIe Die-to-Die IP解决方案,包括Controller,PHY和验证完成的IP。该款IP Standard版本以32Gbps的速度运行,实现芯粒之间的超高速互联通信,同时保持完全符合UCIe 1.1版本规范。

dd48365e-b60c-11ef-93f3-92fbcf53809c.png

奇异摩尔的UCIe Die-to-Die IP包含基于了UCIe标准的低时延Controller(控制器),它包括Die-to-Die Adapter 和Protocol Layer 负责Sideband信息的收发实现Link bring up和Link magement,负责Mainband数据的发送和接收。UCIe Controller内部Die-to-Die Adapter Adapter 和Protocol Layer之间支持FDI接口, UCIe Controller与PHY之间支持RDI接口。

奇异摩尔UCIe Die-to-Die IP提供了卓越的高带宽、极低延迟和较高的可兼容性。为了确保链路传输的可靠性,该IP支持CRC(循环冗余码)检查和重传机制。其设计适用于单模块和多模块配置,并能够应用于多种封装形式,包括标准封装及先进封装。

产品主要亮点

1符合UCIe v1.1 国际互联标准;

2带宽32Gbps速率、延迟ns;

3提供基于UCIe 的多芯粒低延迟的Controller (控制器);

4支持单模块和多模块 UCIe 配置;

5支持多种协议包括PCIe、CXL 及Streaming协议;

6支持多种封装形态(标准封装/先进封装);

02Kiwi Link Die-to Die IP

差异化特性 (UCIe 标准外)

物理层是封装介质的电气接口。它包括支持高速数据收发的电气PHY,以及可实现链路初始化、训练和校准算法以及测试和修复功能的逻辑 PHY。

dd64c85a-b60c-11ef-93f3-92fbcf53809c.png

UCIe 提供了两大数据通路:Mainband 及 Sideband。Mainband 用来传输业务数据流,Sideband 用来来处理一些 链路训练、链路管理、参数交换及寄存器访问 等非数据传输业务。Sideband 作为 Mainband 的 Back Channel,能够简化UCIE中的链路训练、链路管理和D2D参数交换,简化数据链路的建立过程、提升 Mainband 的带宽利用率、简化 Mainband 设计复杂度。

物理层的Mainband和Sideband 在进行链路初始化和训练需要平衡链路两侧的UCIe Die的速率,达到速率一致性。一般的UCIe Die-to-Die IP 仅支持32>24>16>12>8>4 GT/s 阶梯形态的速率下降。奇异摩尔Kiwi Link Die-to-Die IP 使用精确的速率控制管理仅以0.8Gbps对两侧Die的速率进行微调下降,从而保证Die与Die之间仍旧维持较高的速率通信。

产品验证

我们的IP产品全面经过UCIe 1.1 从物理层合规、Die to Die适配层合规及协议层合规等多个维度进行测试认证包括回环测试/Die-to-Die互连测试/信号质量测试并提供完整真实可靠的测试报告,满足客户所需的IP验证需求。

应用范围

人工智能/智算中心及其他边缘计算用所需大算力扩展的Chiplet芯片互联,不限于GPUCPU及xPU等。

更多最新产品信息,诚邀您莅临12月11-12日举办的ICCAD 2024,打卡奇异摩尔展位(D63/64),我们的技术专家将为您做1对1的技术讲解。

关于我们

AI网络全栈式互联架构产品及解决方案提供商

奇异摩尔,成立于2021年初,是一家行业领先的AI网络全栈式互联产品及解决方案提供商。公司依托于先进的高性能RDMA 和Chiplet技术,创新性地构建了统一互联架构——Kiwi Fabric,专为超大规模AI计算平台量身打造,以满足其对高性能互联的严苛需求。我们的产品线丰富而全面,涵盖了面向不同层次互联需求的关键产品,如面向北向Scale out网络的AI原生智能网卡、面向南向Scale up网络的GPU片间互联芯粒、以及面向芯片内算力扩展的2.5D/3D IO Die和UCIe Die2Die IP等。这些产品共同构成了全链路互联解决方案,为AI计算提供了坚实的支撑。

奇异摩尔的核心团队汇聚了来自全球半导体行业巨头如NXPIntel、Broadcom等公司的精英,他们凭借丰富的AI互联产品研发和管理经验,致力于推动技术创新和业务发展。团队拥有超过50个高性能网络及Chiplet量产项目的经验,为公司的产品和服务提供了强有力的技术保障。我们的使命是支持一个更具创造力的芯世界,愿景是让计算变得简单。奇异摩尔以创新为驱动力,技术探索新场景,生态构建新的半导体格局,为高性能AI计算奠定稳固的基石。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IP
    IP
    +关注

    关注

    5

    文章

    1686

    浏览量

    149439
  • chiplet
    +关注

    关注

    6

    文章

    426

    浏览量

    12573
  • 奇异摩尔
    +关注

    关注

    0

    文章

    47

    浏览量

    3393

原文标题:Kiwi Link 32GT/s UCIe 1.1 Die-to-Die IP 全新上市,诚邀莅临ICCAD 展位了解更多

文章出处:【微信号:奇异摩尔,微信公众号:奇异摩尔】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    回顾:奇异摩尔@ ISCAS 2024 :聚焦互联技术与创新实践

    )电路与系统国际研讨会在新加坡召开。ISCAS 是IEEE电路与系统学会(Circuits and Systems, CAS)下规模最大的旗舰会议。 奇异摩尔模拟设计技术专家王彧博士,作为IEEE
    的头像 发表于 11-05 18:29 421次阅读
    回顾:<b class='flag-5'>奇异</b><b class='flag-5'>摩尔</b>@ ISCAS 2024 :聚焦互联技术与创新实践

    最新Chiplet互联案例解析 UCIe 2.0最新标准解读

    单个芯片性能提升的有效途径     随着半导体制程不断逼近物理极限,越来越多的芯片厂商为了提升芯片性能和效率开始使用Chiplet技术,将多个满足特定功能的芯粒单元通过Die-to-Die互联技术
    的头像 发表于 11-05 11:39 812次阅读
    最新Chiplet互联案例解析 UCIe 2.0最新标准解读

    润欣科技与奇异摩尔签署CoWoS-S封装服务协议

    近日,润欣科技发布公告称,公司已与奇异摩尔正式签署了《CoWoS-S异构集成封装服务协议》。这一协议的签署标志着双方在CoWoS-S异构集成领域将展开深度的商业合作,共同推动技术创新与
    的头像 发表于 10-30 16:44 905次阅读

    智原科技与奇异摩尔2.5D封装平台量产

    近日,ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology Corporation)与AI网络全栈式互联产品及解决方案提供商奇异摩尔宣布,双方共同合作的2.5D封装平台已成功迈入量产阶段。
    的头像 发表于 10-14 16:43 383次阅读

    INA826AIDRGR的DFN封装中Exposed Thermal Die Pad是否接地?

    仪表运放INA826AIDRGR的DFN封装中Exposed Thermal Die Pad是否接地?
    发表于 08-30 07:04

    TLC2252-DIE的数据手册显示其Op Temp (°C)为 0 to 0, 请问0 to 0要怎么理解?

    您好,TLC2252-DIE的数据手册显示其Op Temp (°C)为 0 to 0, 请问0 to 0要怎么理解? 我看OPA2348-DIE, OPA170-DIE的Op Temp (°C)为 25only 谢谢。
    发表于 08-14 07:23

    DDR4的单、双DIE兼容,不做仿真行不行?

    高速先生成员--姜杰 地址信号一驱五的DDR4拓扑很常见,可是,一驱五拓扑还要求单DIE、双DIE颗粒兼容的你有见过吗? 案例开讲之前,先简单介绍下DIE,英语学的好的同学都知道这个词的意思不太吉利
    发表于 08-05 17:05

    DDR4的单、双DIE兼容,不做仿真行不行?

    DDR4的单、双DIE兼容仿真案例
    的头像 发表于 08-05 17:04 462次阅读
    DDR4的单、双<b class='flag-5'>DIE</b>兼容,不做仿真行不行?

    新思科技针对主要代工厂提供丰富多样的UCIe IP解决方案

      如今,摩尔定律逐渐放缓,开发者凭借自身的聪明才智,探索到了一些突破物理极限的创新方法。Multi-Die设计便是其中之一,能够异构集成多个半导体芯片,提供更出色的带宽、性能和良率。而
    的头像 发表于 07-03 15:16 947次阅读

    奇异摩尔上海总部进驻上海浦东科海大楼

    奇异摩尔上海总部喜迎乔迁 起笔新篇章  逐梦新征程   2024年7月1日与党的生日同庆,互联领域的先行者奇异摩尔上海总部喜迎乔迁,正式进驻上海浦东科海大楼,为未来的“芯”征程设置了新
    的头像 发表于 07-01 18:57 2398次阅读
    <b class='flag-5'>奇异</b><b class='flag-5'>摩尔</b>上海总部进驻上海浦东科海大楼

    die,device和chip的定义和区别

    在半导体行业中,“die”,“device”,和“chip”这三个术语都可以用来指代芯片。
    的头像 发表于 02-23 18:26 7871次阅读

    为什么单颗裸芯会被称为die呢?

    Wafer、die、chip是半导体领域常见的术语,但是为什么单颗裸芯会被称为die呢?
    的头像 发表于 01-24 09:14 2888次阅读
    为什么单颗裸芯会被称为<b class='flag-5'>die</b>呢?

    芯砺智能Chiplet Die-to-Die互连IP芯片成功回片

    芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯砺智能在异构集成芯片领域取得了领先地位,为人工智能时代的算力基础设施建设提供了更加多元灵
    的头像 发表于 01-18 16:03 1098次阅读

    wafer、die、cell是什么?它们有何关系和区别呢?

    可能你偶尔会听见硬件工程师,或者芯片设计工程师讲述一些专业名词,比如今天说的wafer、die、cell等。
    的头像 发表于 12-27 13:45 3791次阅读
    wafer、<b class='flag-5'>die</b>、cell是什么?它们有何关系和区别呢?

    如何轻松搞定高性能Multi-Die系统?

    2D芯片设计中通常为二阶或三阶的效应,在Multi-Die系统中升级为主要效应。
    的头像 发表于 12-19 17:24 635次阅读