0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

20180223-PCB布局时如何摆放及安装去耦电容?

电磁兼容EMC 来源:未知 作者:李建兵 2018-03-12 16:32 次阅读

对于电容的安装,首先要提到的就是安装距离。容值最小的电容,有最高的谐振频率,去耦半径最小,因此放在最靠近芯片的位置。容值稍大些的可以距离稍远,最外层放置容值最大的。但是,所有对该芯片去耦的电容都尽量靠近芯片。

尖峰电流的形成

数字电路输出高电平时从电源拉出的电流Ioh和低电平输出时灌入的电流Iol的大小一般是不同的,即:Iol>Ioh。以下图的TTL与非门为例说明尖峰电流的形成:

输出电压如上图(a)所示,理论上电源电流的波形如中图(b),而实际的电源电流保险如下图(c)。由图(c)可以看出在输出由低电平转换到高电平时电源电流有一个短暂而幅度很大的尖峰。尖峰电源电流的波形随所用器件的类型和输出端所接的电容负载而异。

产生尖峰电流的主要原因

输出级的T3、T4管短设计内同时导通。在与非门由输出低电平转向高电平的过程中,输入电压的负跳变在T2和T3的基极回路内产生很大的反向驱动电流,由于T3的饱和深度设计得比T2大,反向驱动电流将使T2首先脱离饱和而截止。T2截止后,其集电极电位上升,使T4导通。可是此时T3还未脱离饱和,因此在极短得设计内T3和T4将同时导通,从而产生很大的ic4,使电源电流形成尖峰电流。图中的R4正是为了限制此尖峰电流而设计。

低功耗型TTL门电路中的R4较大,因此其尖峰电流较小。当输入电压由低电平变为高电平时,与非门输出电平由高变低,这时T3、T4也可能同时导通。但当T3开始进入导通时,T4处于放大状态,两管的集-射间电压较大,故所产生的尖峰电流较小,对电源电流产生的影响相对较小。

产生尖峰电流的另一个原因是负载电容的影响。与非门输出端实际上存在负载电容CL,当门的输出由低转换到高时,电源电压由T4对电容CL充电,因此形成尖峰电流。

当与非门的输出由高电平转换到低电平时,电容CL通过T3放电。此时放电电流不通过电源,故CL的放电电流对电源电流无影响。

尖峰电流的抑制方法

1、在电路板布线上采取措施,使信号线的杂散电容降到最小;

2、另一种方法是设法降低供电电源的内阻,使尖峰电流不至于引起过大的电源电压波动;

3、通常的作法是使用去耦电容来滤波,一般是在电路板的电源入口处放一个1uF~10uF的去耦电容,滤除低频噪声;在电路板内的每一个有源器件的电源和地之间放置一个0.01uF~0.1uF的去耦电容(高频滤波电容),用于滤除高频噪声。滤波的目的是要滤除叠加在电源上的交流干扰,但并不是使用的电容容量越大越好,因为实际的电容并不是理想电容,不具备理想电容的所有特性。

去耦电容的选取可按C=1/F计算,其中F为电路频率,即10MHz取0.1uF,100MHz取0.01uF。一般取0.1~0.01uF均可。

放置在有源器件旁的高频滤波电容的作用有两个,其一是滤除沿电源传导过来的高频干扰,其二是及时补充器件高速工作时所需的尖峰电流。所以电容的放置位置是需要考虑的。

实际的电容由于存在寄生参数,可等效为串联在电容上的电阻和电感,将其称为等效串联电阻(ESR)和等效串联电感(ESL)。这样,实际的电容就是一个串联谐振电路,其谐振频率为:

实际的电容在低于Fr的频率呈现容性,而在高于Fr的频率上则呈现感性,所以电容更象是一个带阻滤波器

10uF的电解电容由于其ESL较大,Fr小于1MHz,对于50Hz这样的低频噪声有较好的滤波效果,对上百兆的高频开关噪声则没有什么作用。

电容的ESR和ESL是由电容的结构和所用的介质决定的,而不是电容量。通过使用更大容量的电容并不能提高抑制高频干扰的能力,同类型的电容,在低于Fr的频率下,大容量的比小容量的阻抗小,但如果频率高于Fr,ESL决定了两者的阻抗不会有什么区别。

电路板上使用过多的大容量电容对于滤除高频干扰并没有什么帮助,特别是使用高频开关电源供电时。另一个问题是,大容量电容过多,增加了上电及热插拔电路板时对电源的冲击,容易引起如电源电压下跌、电路板接插件打火、电路板内电压上升慢等问题。

PCB布局时去耦电容摆放

对于电容的安装,首先要提到的就是安装距离。容值最小的电容,有最高的谐振频率,去耦半径最小,因此放在最靠近芯片的位置。容值稍大些的可以距离稍远,最外层放置容值最大的。但是,所有对该芯片去耦的电容都尽量靠近芯片。

下图就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。

还有一点要注意,在放置时,最好均匀分布在芯片的四周,对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置,一般都是均匀分布在芯片的四个边上的。因此,电压扰动在芯片的四周都存在,去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部,由于存在去耦半径问题,那么就不能对芯片下部的电压扰动很好的去耦。

电容的安装

在安装电容时,要从焊盘拉出一小段引出线,然后通过过孔和电源平面连接,接地端也是同样。这样流经电容的电流回路为:电源平面——过孔——引出线——焊盘——电容——焊盘——引出线——过孔——地平面,下图直观的显示了电流的回流路径。

第一种方法从焊盘引出很长的引出线然后连接过孔,这会引入很大的寄生电感,一定要避免这样做,这是最糟糕的安装方式。

第二种方法在焊盘的两个端点紧邻焊盘打孔,比第一种方法路面积小得多,寄生电感也较小,可以接受。

第三种在焊盘侧面打孔,进一步减小了回路面积,寄生电感比第二种更小,是比较好的方法。

第四种在焊盘两侧都打孔,和第三种方法相比,相当于电容每一端都是通过过孔的并联接入电源平面和地平面,比第三种寄生电感更小,只要空间允许,尽量用这种方法。

最后一种方法在焊盘上直接打孔,寄生电感最小,但是焊接是可能会出现问题,是否使用要看加工能力和方式。

推荐使用第三种和第四种方法。

需要强调一点:有些工程师为了节省空间,有时让多个电容使用公共过孔,任何情况下都不要这样做。最好想办法优化电容组合的设计,减少电容数量。

由于印制线越宽,电感越小,从焊盘到过孔的引出线尽量加宽,如果可能,尽量和焊盘宽度相同。这样即使是0402封装的电容,你也可以使用20mil宽的引出线。引出线和过孔安装如图5所示,注意图中的各种尺寸。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 去耦电容
    +关注

    关注

    11

    文章

    318

    浏览量

    22558

原文标题:20180223-PCB布局时如何摆放及安装去耦电容?

文章出处:【微信号:EMC_EMI,微信公众号:电磁兼容EMC】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    干货推荐!电容的基本知识

    的低电感(“低 ESL”)MLCC是一种更简单且副作用更少的解决方案。 PCB Layout 的影响 如前文所述, 电容应尽可能靠近集成电路 ,因为过长的走线会因电阻和电感而阻碍
    发表于 02-17 11:21

    电容的基本知识

    “  如何稳定数字电路的供电电压?为什么说大部分网上的建议都不太靠谱?本文将理论结合实际,介绍电容的使用方法。 ” 二十年前,要制造一台便携式音乐播放器,你必须把几百个电子元件拼凑在一起。如今
    的头像 发表于 02-13 11:14 153次阅读
    <b class='flag-5'>去</b><b class='flag-5'>耦</b><b class='flag-5'>电容</b>的基本知识

    什么是?为什么要选什么是

    通过添加电容器减少电源噪声,陶瓷电容因其高频响应好、ESR和ESL低,适合作为
    的头像 发表于 01-03 10:29 315次阅读
    什么是<b class='flag-5'>去</b><b class='flag-5'>耦</b>?为什么<b class='flag-5'>去</b><b class='flag-5'>耦</b>要选什么是<b class='flag-5'>去</b><b class='flag-5'>耦</b>?

    电容的工作原理和特性

    电容,也被称为退电容,是电路中装设在元件的电源端的电容。它的工作原理基于
    的头像 发表于 10-10 15:19 1239次阅读

    深入解析晶振时钟信号干扰源:寄生电容、杂散电容与分布电容

    作为电路板基材,以降低杂散电容的影响。 布局优化:合理布局和走线,减小元件之间的耦合电容,降低杂散电容的产生。 增加
    发表于 09-26 14:49

    退电容大小与音质有关吗

    退电容的大小与音质之间确实存在一定的关系,但这种关系相对复杂,并非简单的线性关系。 一、退电容的基本作用 退
    的头像 发表于 09-26 11:31 1140次阅读

    退电容和滤波电容的区别是什么

    退电容和滤波电容在电子电路中扮演着不同的角色,它们各自具有独特的作用和特点。以下是对两者区别的介绍: 一、定义与作用 退电容 : 退
    的头像 发表于 09-26 11:16 1983次阅读

    对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?

    对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么,我在一些资料上看到过:多级放大电路中,布线时考虑信号流向,防止级间干扰,且电源靠近后级,防止各级形成共阻。但我还是不太理解,所以想请教TI的老师给我解答?就是除此
    发表于 09-20 08:25

    电容摆放位置和作用

    电容(Decoupling Capacitor)在电子电路设计中扮演着至关重要的角色,它们用于减少电源线上的噪声,确保电路的稳定性和性能。
    的头像 发表于 09-19 10:54 933次阅读

    请问PVCC上的电容220uF是怎么计算的?

    我想问下PVCC上的电容220uF是怎么计算的?
    发表于 08-22 06:23

    巧了不是,原来你也不知道啥是电容的“滤波半径”啊!

    阻抗曲线(蓝)和单纯电容的PDN阻抗曲线(绿)相比,就有了明显的恶化,的频段大概变差了7MHz,这个是非常大的恶化了。 当然,单纯理想的电容和放到
    发表于 08-19 15:04

    巧了不是,原来你也不知道啥是电容的“滤波半径”啊!

    电源设计中的网红用语:电容半径,大多数人都听过,但能讲出来原理的人估计不多;看完这篇文章,让你们理论知识和实际设计更上一层楼!
    的头像 发表于 08-19 14:54 562次阅读
    巧了不是,原来你也不知道啥是<b class='flag-5'>去</b><b class='flag-5'>耦</b><b class='flag-5'>电容</b>的“滤波半径”啊!

    旁路电容电容在晶振电路中的作用

    的稳定,过滤掉不需要的信号成分,从而确保电子设备的正常运行。 旁路电容电容在晶振电路中的应用,是确保电路稳定性和信号纯净度的关键。通过合理选择和
    发表于 08-12 16:00

    详解电容电容PCB布局布线

    从电源上看,没有电容的时候如左侧的波形,加上了电容之后变成了右侧的样子,供电电压的波形变
    的头像 发表于 03-27 14:08 4104次阅读
    详解<b class='flag-5'>去</b><b class='flag-5'>耦</b><b class='flag-5'>电容</b>:<b class='flag-5'>去</b><b class='flag-5'>耦</b><b class='flag-5'>电容</b>的<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>布线

    **十条PCB元器件摆放小建议**

    。 实际上在设计原理图的时候就已经优化了器件之间的位置关系,使得连线最短、交叉最少。在后期手工布线的时候,原理图也会帮你选择合理的最短路径来布线。总结 好的PCB设计始于元器件布局,当作艺术品来设计,坚持把精力放在器件的合理摆放
    发表于 03-14 10:39