西门子EDA邀您相约2025玄铁RISC-V生态大会

2025年2月28日，西门子 EDA 将携最新 Veloce proFPGA CS 系列原型验证平台亮相2025玄铁 RISC-V 生态大会。作为业内首个基于 AMD Versal VP1902 自适应计算芯片的商用原型验证解决方案，Veloce proFPGA CS 凭借其灵活的多 FPGA 扩展能力、超高性能和智能化工具链，正在成为 RISC-V 生态开发者加速芯片设计验证的关键引擎。

大会亮点前瞻：

与专家零距离探索验证新范式

此次大会期间，西门子 EDA 将在展位设立“原型验证创新体验区”，为参会者提供三大核心价值：

技术讲座：资深工程师揭秘 VeloceproFPGA CS 如何帮助完成超大规模验证，分享客户成功案例

现场 Demo：基于6颗 VP1902 的 proFPGA CS 原型系统演示 RISC-V 多核异构系统，展示自动分割工具的高效性与精准性

一对一咨询：针对用户当前项目的痛点，提供定制化的原型验证方案建议

RISC-V 生态爆发下的验证痛点：

VeloceproFPGA CS 的破局之道

随着 RISC-V 架构在 AIoT、高性能计算、汽车电子等领域的广泛应用，芯片设计的复杂度呈指数级增长。传统仿真工具受限于速度和容量，而多 FPGA 原型验证因其接近真实硬件的运行速度，成为大规模芯片设计验证的刚需。如何实现 FPGA 资源的动态扩展、解决多芯片间信号同步难题，并降低原型开发的门槛，依然是行业亟待突破的瓶颈。

Veloce proFPGA CS 系列直击这一痛点。作为业界首个搭载 AMD Versal VP1902 自适应计算芯片的商用平台，其单颗芯片即可提供高达1,800万逻辑单元等，而通过6颗 FPGA 的级联扩展，用户可轻松应对超大规模 SoC（如多核 RISC-V 处理器集群）原型验证的需求。VP1902 芯片独特的自适应计算架构（ACAP）进一步融合了可编程逻辑、AI 引擎和高速互联，显著提升原型验证需要的并行处理能力，尤其适合需要实时数据吞吐的 AI 加速器或 5G 基带芯片等的验证场景。

VeloceproFPGA CS

三大核心优势：灵活、高效、智能

模块化硬件架构：覆盖全场景验证需求

自动化工具链：让原型开发周期缩短50%

生态兼容性：无缝对接 RISC-V 开发环境

关于西门子 EDA Veloce

Veloce 是西门子 EDA 业界领先的硬件仿真加速与 FPGA 原型验证平台，提供高性能、可扩展的解决方案，支持从 IP 到系统级的芯片设计验证。其独特的软硬件协同优化能力，加速 AI、5G、汽车等复杂 SoC 芯片的开发和验证，上市进程。