0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于Arria 10 SoC FPGA的高性能低成本解决方案

电子工程师 作者:工程师陈翠 2018-06-16 06:31 次阅读

Intel公司的Arria 10 SoC FPGA采用TSMC 20nm工艺技术,集成了双核ARM Cortex-A9MPCore硬件处理器系统(HPS)和业界一流可编逻辑技术诸如硬件浮点数字信号处理器(DSP)区块,提供具有丰富特性的嵌入外设,硬化浮点可变精度DSP区块,嵌入高速收发器,硬存储器控制器和协议IP控制器,CPU工作频率高达1.5GHz,主要用在无线基础设备,计算和存储设备,广播设备,军用设备和智能设备,有线100G线路卡,40G GPON,测试测量设备以及医疗图像诊断设备。本文介绍了Arria 10 SoC FPGA主要特性,框图以及Arria 10 SoC开发板主要特性,电源分布网络图和电路图。

The 20 nm ARM*-based Intel® Arria® 10 SoC delivers optimal performance, power efficiency, small form factor, and low cost for midrange applications. The Intel Arria 10 SoC, based on TSMC’s 20 nm process technology, combines a dual-core ARM Cortex*-A9 MPCore* Hard Processor System (HPS) with industry-leading programmable logic technology that includes hardened floating-point digital signal processing (DSP) blocks. The Intel Arria 10 SoC offers a processor with a rich feature set of embedded peripherals, hardened floating-point variable-precision DSP blocks, embedded high-speed transceivers, hard memory controllers, and protocol intellectual property (IP) controllers - all in a single highly integrated package.Intel Arria 10 SoCs: Higher System-Level Integration SoC in Production.

The Intel Arria 10 SoC combines architectural innovations with TSMC’s 20 nm process technology to deliver improvements in performance and power reduction:

65% higher processor performance with up to 1.5 GHz CPU operation per core

60% higher performance versus the previous generation, over 500 MHz-capable FPGA logic core performance (15% higher performance than previous SoC)

4X more transceiver bandwidth versus the previous generation (2X more bandwidth versus previous high-end FPGAs)

4X higher system performance (2,400 Mbps DDR4 SDRAM, Hybrid Memory Cube support)

More than 1,500 giga floating-point operation per second (GFLOPs) and up to 50 GFLOPs per Watt in a single device40% lower power with process technology improvement and innovative techniques for power reductionDesigned for Productivity

Design productivity is one of the driving philosophies of the Intel Arria 10 SoC architecture. The Intel Arria 10 SoC offers full software compatibility with previous generation SoC FPGAs, a broad ecosystem of ARM software and tools, and the enhanced FPGA and DSP hardware design flow.

Extensive ecosystem of ARM for software development.

Intel SoC FPGA Embedded Design Suite (SoC EDS) featuring the ARM* Development Studio 5* (DS-5*) Intel SoC FPGA Edition

Board support packages are available for popular operating system including Linux*, Wind River VxWorks, Wind River Linux, MicriumuC/OS-II and uC/OS-III, and more

Full software compatibility between 28 nm Cyclone® V SoC, Arria V SoC, and Intel Arria 10 SoC

Intel Quartus® Prime software FPGA design suite featuring:

High-level automated design flow with Open Computing Language (OpenCL™) compiler

Model-based digital signal processing (DSP) hardware design with DSP Builder for Intel FPGA

The Intel Arria 10 SoCs have been designed to meet the performance, power, and cost requirements for applications such as:

Wireless infrastructure equipment including remote radio unit and mobile backhaul

Compute and storage equipment including flash cache, cloud computing, and acceleration

Broadcast studio and distribution equipment including professional A/V and video conferencing

Military guidance, control, and intelligence equipment

Wireline 100G line cards, bridges and aggregation, 40G GPON

Test and measurement equipment

Diagnostic medical imaging equipment

基于Arria 10 SoC FPGA的高性能低成本解决方案

图1. Intel® Arria® 10 SoC框图

Arria 10 SoC开发板

The Arria 10 SoC development board provides a hardware platform for developing and prototyping lowpower,high-performance, and logic-intensive designs using Altera’s? Arria 10 SoC. The board provides awide range of peripherals and memory interfaces to facilitate the development of Arria 10 SoC designs.

基于Arria 10 SoC FPGA的高性能低成本解决方案

图2.Arria 10 SoC开发板外形图

Arria 10 SoC开发板主要特性:

• Arria 10 Soc (10AS066N3F40E2SG) in a 1517-pin FBGA (FineLine Ball-Grid Array) package

• FPGA configuration circuitry

• Active Serial (AS) x1 or x4 configuration (EPCQ1024L)

• MAX? V CPLD (5M2210ZF256) in a 256-pin FBGA package as the system controller

• MAX V CPLD (5M2210ZF256) in a 256-pin FBGA package as the I/O multiplier CPLD

• Clocking circuitry

• SI5338 programmable oscillator

• LMK04828 clock cleaner

• HPS clock options: 25 MHz, 33 MHz, and SMA input (2V5 LVCMOS)

• SI5112 100MHz clock generator for PCIe interface

• SI516 148.5 MHz voltage control oscillator for SDI interface

• Supported Memory

• HPS memory size (HILO card):

• 2GB DDR3 (256Mb x 40 x dual rank)

• 1GB DDR3 (256Mb x 40 x single rank)

• 1GB DDR4 (256Mb x 40 x single rank) - ships with kit

• FPGA memory size (HILO Card):

4GB DDR3 (256Mb x72 x dual rank)

• 2GB DDR3 (256Mb x72 x single rank)

• 2GB DDR4 (256Mb x 72 x single rank) - ships with kit

• 16MB QDRV (4Mb x 36)

• 128MB RLDRAM3(16Mb x 72)

• HPS Boot Flash (Flash card):

• NAND flash (x8) : 128MB (MT29F1G08ABBEAH4) - ships with kit

• QSPI flash: 128MB (MT25QU01GBBA8E12-0SIT) - ships with kit

• SD Micro flash card: 4GB (Kingston) - ships with kit

• Optional FPGA File Flash (Flash card):

• NAND flash (x8): 128MB (MT29F1G08ABBEAH4)

• QSPI flash: 128MB (MT25QU01GBBA8E12-0SIT)

• SD Micro flash card: 4GB (Kingston)

• Communication ports

• HPS Communication ports:

USB 2.0 port (PHY PN: USB3320C-EZK)

• RGMII 10/100/1000 Ethernet port (PHY PN: KSZ9031RNXCA)

• USB-UART port (FT232R)

• DB-9 RS-232 Port (MAX3221)

I2C port (I2C1 of shared I/O bit 12 and 13)

• FPGA I/O connections:

• FPGA V57.1 High Pin Count FMC slot

• FPGA Altera Low Pin Count FMC slot

• FMC_PCIe Gen2 x8 EP cable

• FPGA PCIe GEN1/2/3 x8 RC slot

• FPGA Communication ports:

• 2x SGMII Gigabit Ethernet ports (PHY PN: 88E1111-B2-NDC2C000)

• 2x 10Gb/s SFP+ ports

• Display port (DP)

• SDI/SDO video port

• SPI port

• UART port

• FPGA Debug ports:

• 16-bit Trace port (FPGA Trace)

• General user I/O

LEDs and displays

• 4x FPGA user LEDs

• 4x HPS user LEDs

• Configuration load LED

• Configuration done LED

• Error LED

• 3x Configuration select LEDs

• 4x On-board USB-Blaster II status LEDs

• 2x FMC interface LEDs

• 2x UART data transmit and receive LEDs

• Power on LED

• Two-line character LCD display

• Push buttons

• CPU cold reset push button and one CPU warm reset push button

• Logic reset push button

• Program select push button

• Program configuration push button

• 4x FPGA user push buttons

• 4x HPS user push buttons

• External interrupt push button

• DIP Switches

• JTAG chain control DIP switch

• Board settings DIP switch

• FPGA configuration mode DIP switch

• General user DIP switch

• Power supply

• 12V DC Input

• Mechanical

• 7.175“ x 9.3” rectangular form factor

基于Arria 10 SoC FPGA的高性能低成本解决方案

图3.Arria 10 SoC开发板电源分布网络图

基于Arria 10 SoC FPGA的高性能低成本解决方案

图4.Arria 10 SoC开发板电路图(1)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图5.Arria 10 SoC开发板电路图(2)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图6.Arria 10 SoC开发板电路图(3)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图7.Arria 10 SoC开发板电路图(4)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图8.Arria 10 SoC开发板电路图(5)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图9.Arria 10 SoC开发板电路图(6)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图10.Arria 10 SoC开发板电路图(7)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图11.Arria 10 SoC开发板电路图(8)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图12.Arria 10 SoC开发板电路图(9)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图13.Arria 10 SoC开发板电路图(10)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图14.Arria 10 SoC开发板电路图(11)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图15.Arria 10 SoC开发板电路图(12)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图16.Arria 10 SoC开发板电路图(13)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图17.Arria 10 SoC开发板电路图(14)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图18.Arria 10 SoC开发板电路图(15)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图19.Arria 10 SoC开发板电路图(16)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图20.Arria 10 SoC开发板电路图(17)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图21.Arria 10 SoC开发板电路图(18)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图22.Arria 10 SoC开发板电路图(19)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图23.Arria 10 SoC开发板电路图(20)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图24.Arria 10 SoC开发板电路图(21)

图25.Arria 10 SoC开发板电路图(22)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图26.Arria 10 SoC开发板电路图(23)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图27.Arria 10 SoC开发板电路图(24)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图28.Arria 10 SoC开发板电路图(25)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图29.Arria 10 SoC开发板电路图(26)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图30.Arria 10 SoC开发板电路图(27)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图31.Arria 10 SoC开发板电路图(28)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图32.Arria 10 SoC开发板电路图(29)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图33.Arria 10 SoC开发板电路图(30)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图34.Arria 10 SoC开发板电路图(31)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图35.Arria 10 SoC开发板电路图(32)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图36.Arria 10 SoC开发板电路图(33)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图37.Arria 10 SoC开发板电路图(34)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图38.Arria 10 SoC开发板电路图(35)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图39.Arria 10 SoC开发板电路图(36)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图40.Arria 10 SoC开发板电路图(37)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图41.Arria 10 SoC开发板电路图(38)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图42.Arria 10 SoC开发板电路图(39)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图43.Arria 10 SoC开发板电路图(40)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图44.Arria 10 SoC开发板电路图(41)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图45.Arria 10 SoC开发板电路图(42)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图46.Arria 10 SoC开发板电路图(43)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图47.Arria 10 SoC开发板电路图(44)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图48.Arria 10 SoC开发板电路图(45)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图49.Arria 10 SoC开发板电路图(46)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图50.Arria 10 SoC开发板电路图(47)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图51.Arria 10 SoC开发板电路图(48)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图52.Arria 10 SoC开发板电路图(49)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图53.Arria 10 SoC开发板电路图(50)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图54.Arria 10 SoC开发板电路图(51)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图55.Arria 10 SoC开发板电路图(52)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图56.Arria 10 SoC开发板电路图(53)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图57.Arria 10 SoC开发板电路图(54)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图58.Arria 10 SoC开发板电路图(55)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图59.Arria 10 SoC开发板电路图(56)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图60.Arria 10 SoC开发板电路图(57)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图61.Arria 10 SoC开发板电路图(58)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图62.Arria 10 SoC开发板电路图(59)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图63.Arria 10 SoC开发板电路图(60)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图64.Arria 10 SoC开发板电路图(61)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图65.Arria 10 SoC开发板电路图(62)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图66.Arria 10 SoC开发板电路图(63)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图67.Arria 10 SoC开发板电路图(64)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图68.Arria 10 SoC开发板电路图(65)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图69.Arria 10 SoC开发板电路图(66)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图70.Arria 10 SoC开发板电路图(67)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图71.Arria 10 SoC开发板电路图(68)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图72.Arria 10 SoC开发板电路图(69)

基于Arria 10 SoC FPGA的高性能低成本解决方案

图73.Arria 10 SoC开发板电路图(70)

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21729

    浏览量

    603046
  • Arria
    +关注

    关注

    0

    文章

    10

    浏览量

    9470
收藏 人收藏

    评论

    相关推荐

    面向Altera Arria 10并经验证的FPGA电源解决方案

    凌力尔特公司 (Linear Technology Corporation) 推出面向Altera® Arria® 10 FPGA开发套件的电源管理解决方案。这电路板的技术细节可于
    发表于 08-28 14:58 2425次阅读
    面向Altera <b class='flag-5'>Arria</b> <b class='flag-5'>10</b>并经验证的<b class='flag-5'>FPGA</b>电源<b class='flag-5'>解决方案</b>

    FPGASoC在设计中面临小尺寸和低成本挑战,如何解决

    )的工业系统需要多个电源轨,同时面临小尺寸和低成本的挑战。集成柔性功率器件可以为这种应用显著降低成本,减小解决方案尺寸。
    发表于 07-16 17:32 927次阅读
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>SoC</b>在设计中面临小尺寸和<b class='flag-5'>低成本</b>挑战,如何解决

    FPGA构建高性能DSP

      FPGA方案选择  幸运的是,需要高性能DSP功能的便携式设备设计者还有其它选择。最近FPGA开始达到了应用所要求的成本竞争力。优选的
    发表于 02-17 11:21

    Altera率先交付高性能28nm FPGA量产芯片

    Altera公司近期宣布,开始交付业界第一款高性能28-nm FPGA量产芯片。Stratix V FPGA是唯一使用TSMC 28HP工艺制造的FPGA,比竞争
    发表于 05-14 12:38

    面向GSPS ADC的低成本高性能时钟解决方案包含BOM,PCB文件和组装图

    描述适用于 GSPS 数据转换器的低成本高性能时钟解决方案。此参考设计讨论如何使用低噪声频率合成器 TRF3765 为 4 GSPS 模数转换器 (ADC12J4000) 生成采样时钟。实验展示了
    发表于 08-16 06:56

    给Altera Arria 10 FPGAArria 10 SoC供电:经过测试和验证的电源管理解决方案

    Arria 10 SoC 开发套件板针对内核、系统和 I/O 的电源管理谨慎地选择高端 FPGA (包括 Arria
    发表于 10-29 17:01

    Altera Arria V GX FPGA电源设计方案

    分立式 IC,由单个 5V 输入供电。主要特色提供为 Altera® Arria® V GX FPGA 供电时所需的所有电源轨设计已经过优化,可支持 5V 输入板载电源定序低成本分立式解决方案
    发表于 12-04 11:33

    集成柔性功率器为FPGASoC设计降低成本

    )的工业系统需要多个电源轨,同时面临小尺寸和低成本的挑战。集成柔性功率器件可以为这种应用显著降低成本,减小解决方案尺寸。 集成柔性功率器件在同一封装内包含多个DC/DC转换器。这些DC/DC转换器可以是单个
    发表于 03-08 06:45

    Altera宣布为高性能FPGA提供高效的电源转换解决方案

    解决方案包括单片40A驱动器和同步MOSFET电源,经过优化,可以满足Altera高性能Stratix V、Arria 10以及Stratix 10
    的头像 发表于 02-11 14:30 5135次阅读

    介绍Arria II GX的特点性能及应用

    能够:   了解这一功耗和成本不到竞争高端FPGA的一半,却具有高性能架构的FPGA。   了解运行PCI Express、XAUI和3G-SDI的
    的头像 发表于 06-22 06:56 3542次阅读

    英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM

    ,广泛的ARM软件和工具生态系统以及增强的FPGA和数字信号处理(DSP)硬件设计流程。Arria 10 SoC旨在满足中端应用的性能和功耗
    发表于 05-20 14:05 1444次阅读

    Altera Arria V系列FPGA的电源解决方案

    Altera Arria V系列FPGA的电源解决方案
    发表于 04-29 08:58 9次下载
    Altera <b class='flag-5'>Arria</b> V系列<b class='flag-5'>FPGA</b>的电源<b class='flag-5'>解决方案</b>

    英特尔Arria 10 FPGA的应用之路

    可提供中端市场中的最佳性能和能效。英特尔 Arria 10 FPGASoC高性能逻辑结
    的头像 发表于 05-31 09:42 3184次阅读

    Arria 10 SoC确保系统设计满足现在和未来性能要求

      借助 Arria 10 SoC,您可以通过将 GHz 级处理器、FPGA 逻辑和数字信号处理 (DSP) 集成到单个可定制的片上系统中来减小电路板尺寸,同时提
    的头像 发表于 06-30 09:50 1158次阅读

    进阶的电动两轮车——更低成本,更高性能的BMS解决方案

    进阶的电动两轮车——更低成本,更高性能的BMS解决方案
    发表于 10-28 12:00 3次下载
    进阶的电动两轮车——更<b class='flag-5'>低成本</b>,更<b class='flag-5'>高性能</b>的BMS<b class='flag-5'>解决方案</b>