0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

教你使用allegro 的reuse功能

电子工程师 来源:网络整理 作者:工程师曾暄茗 2018-07-15 10:16 次阅读

EDA软件中allegro的模块复用非常实用,可能通常我们的PCB工程师还用的不多,但它在某些场合下还是很有用的,一个是它能减少我们重复性的工作,可以重用的原理图和PCB我们就不需要重复设计了,也就是REUSE。

以下给大家讲解详细操作:

1、在orcad中画好模块的原理图,设定好封装,做好drc,做好元件编号。
2、检查元件属性是否设为current properties,其它设定可能出错。
3、在annotate-->allegro reuse中,选中generate reuse module,renumber design for using modules,选中unconditional,其它不选。
4、生成netlist.
5、将netlist导入到allegro,布线,布局,若无rename等需要与orcad交互的动作,选tools-->creat modules生成mdd文件.mdd文件的文件名一定要定义为:DSN NAME_ROOT SCHEMATIC NAME.mdd。DSN NAME为你定义的orcad中的dsn文件名,ROOT SCHEMATIC NAME是这个文件中的页名字。这里若定义不对,在reuse时找不到mdd文件。之后跳到第6步。
6、在orcad中back annotate,之后回到第2步。
7、模块制作完成。
使用生成的模块
1、在新的orcad设计中,选place-->herarhical block,reference中填入BLK?(注意,这里使用BLK是为了与原理图中的U?R?C?区别,保证BLK这个名字专用于moduel,不然在做完allegro后,rename 时,导回到orcad中出问题。)在implementation type中选schematic view,在implementtation name中填入先前模块的页名称,在path and file name中选择相应的dsn文件,之后在你的原理图中出现一个block.
2、继续其它设计,之后在annotate-->packageing中,选中reset part name to "?",同时选中update occurrences,执行一下,将所有的元件(包括module的name改为?),在annotate-->allegro reuse中,选中 renumber design for using modules,选中incremental,选中do not change the page number,选中select modules to mark for框里的内容。其它不选。
3、drc后,出netlist.
4、导入到allegro后,palce-->manually place,选mudule instances,将module放入。注意一下mdd文件路径的设定,不正确会找不到mdd 文件的。
5、在allegro中布好线后,可以rename到arcad中,与正常设计无区别。
6、over.
做reuse时的几个注意事项:
1:当reuse模块已经放在电路中使用,重新修改reuse模块的port口后,在使用的原理中右击这个模块,选synchronize up,则实现修改的同步。
2:在reuse模块中,不能使用room属性,不然可能与使用reuse的电路图混淆。
3: reuse模块中不能使用全局变量,特别是电源和地,使用port口传递数据。
4: reuse模块内部修改后,只要port口没有变,则在使用它的原理图不用同步。
5: 做好的模块文件用在pcb中后,若需要修改这部分文件,在修改完成后,在原pcb中使用update symbol功能,选相应的moddle,之后更新就行了,注意生成mdd文件时,原点的选择,这然更新后一些线会错位。
6:当导入到allegro的模块出现dummy net的错误时,怎么办?
出错的可能原因是由于模块的orcad文件造成的,可能是对原始的orcad取一部分进行修改,这些元件带有原来文件的一些属性。将相关orcad文件的所有元件和连线copy到一个新的页内,将当前页的内容删除,从刚才copy到新页的内容copy回来,这时看元件的属性时,没有黄色的部分,按正常步骤重新生成mdd文件,在调用这个模块的orcad文件中,重新编一次元件编号,生成网表,问题解决。
7:当含有reuse的设计导入到allegro并布线完成,若重新修改原理图,比如换一个10pin的IDC插座到16pin,不能用annotate-->allegro reuse命令,不然生成的网表会导入到allegro中会出错,不知是什么原因?
答:在原理图设计中,当使用reset to ?后,使用annotate-->allegro reuse命令,将netlist导出到allegro后,不能再使用使用reset to ?,新增的元件使用increase功能,不要将所有的元件reset to ?,不然会出错。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    394

    文章

    4664

    浏览量

    85056
  • eda
    eda
    +关注

    关注

    71

    文章

    2679

    浏览量

    172673
  • PCB工程师
    +关注

    关注

    1

    文章

    22

    浏览量

    7748
  • 可制造性设计

    关注

    10

    文章

    2064

    浏览量

    15437
  • 华秋DFM
    +关注

    关注

    20

    文章

    3492

    浏览量

    4323
收藏 人收藏

    评论

    相关推荐

    教你设置Allegro差分线

    1)pair 名称:Allegro菜单点击logic-->Assign differential pair,在net filter 中选择所要设的net1,net2, 或直接在board file 中点
    发表于 06-24 10:40 3.3w次阅读
    <b class='flag-5'>教你</b>设置<b class='flag-5'>Allegro</b>差分线

    关于Allegro的转换功能

    关于Allegro的转换功能:能否转换成Altium(AD6)的文件
    发表于 08-26 17:52

    也谈PADS的reuse功能

    Reuse要符合的条件:2 M9 B. K# H3 {$ q7 W9 C; M/ v 8 G# \: {$ D* d: [; A$ U$ D Reuse和被reuse部分必须有相同的以下的部分
    发表于 11-16 14:14

    PADS通过Add Reuse拼板出现错误

    为了节约成本,今天把两个PCB文件通过Add Reuse功能拼板在一起,不管我怎么修改,总是提示有以下错误:ERROR:Gate Swap Type mismatch (Part Type RES
    发表于 08-21 18:10

    PADS使用复用(Reuse)功能的一些体会

    Reuse和被reuse部分必须有相同的以下的部分: 相同的Part type、相同或相似的网络、相同的DECAL封装。 对于相同的Part type的要求: 1、 必须使用标准库中的Part
    发表于 12-16 14:04

    allegro功能汇集

    allegro常见功能使用操作汇总点击下载
    发表于 04-23 17:06

    allegro中实现铜皮挖字,填补allegro功能空白

    程序功能:在allegro中实现阴字体。 通常情况下,我们只能在allegro中添加阳字体文字。在某些特殊的场合,我们希望能够在板上的铜皮或者丝印中增加阴字体文字。在allegro本身
    发表于 07-02 21:42

    Cadence Allegro 17.4新功能

    Cadence Allegro 17.4新功能
    发表于 10-28 21:19

    Pads-Make_reuse模块电路复用功能简析

      在PADS-Layout中,利用重复使用电路(Reuse功能,可以节省相同部分操作的时间,也可以利用Reuse功能,进行分工合作同一个设计,以便缩短PCB设计时间。   建立可重
    发表于 04-28 16:54

    Allegro软件的菜单功能介绍

    Allegro软件的菜单功能介绍:文件、编辑、察看、器件、连线、文本、模块、组、显示、PSpice、工具、窗口、帮助1.文件菜单 注:若菜单中的说明项为空,则表示不不需要
    发表于 09-16 12:41 0次下载

    Allegro 16.2 新功能介绍

    Allegro V16.2 新版本增加了HDI(High Density Interconnect)设计的考虑,并增加Same net Spacing 以强化Constraint Manager 功能,同时也增强了Etch edit 和组件摆放、颜色管理操作界面、制造生产
    发表于 03-18 15:08 0次下载

    教你allegro中更换元件封装

    allegro中,由于元件的封装出现了错误,需要修改元件封装,这时需要执行下面二步 1、第一步先在allegro中打开需要
    发表于 06-24 17:40 2.1w次阅读
    <b class='flag-5'>教你</b>在<b class='flag-5'>allegro</b>中更换元件封装

    allegro 软件常用功能

    allegro 软件常用功能操作汇总 1.在allegro中怎样移动元件的标识 edit--move,右边find面板只选text~~~ 2.allegro 查找元件的方法 按 F5
    发表于 04-25 15:56 6224次阅读
    <b class='flag-5'>allegro</b> 软件常用<b class='flag-5'>功能</b>

    如何实现PCB设计中的reuse功能

    reuse功能为powerpcb提供的设计重复(即:实现模块化设计的系统)。对于reuse功能的成功使用,大大提高我们的工作效率;且可以在新的设计中调用一些成功设计、性能优越的模块,从
    发表于 04-18 14:33 1771次阅读

    allegro常用功能介绍

    allegro常用功能介绍
    发表于 01-10 11:53 0次下载