0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在IP集成器中调试AXI接口有哪些优势?

YCqV_FPGA_EETre 来源:未知 作者:胡薇 2018-04-18 15:28 次阅读

用户可以使用IP集成器连接IP模块创建复杂的系统设计。通过接口构建基于模块的设计,一般情况下接口包含多个总线和大量的信号线。因此,为了方便在硬件上调试那些包含大量接口的设计,就需要验证设计的接口连接。

IP集成器的AXI接口调试特性提供了这种支持。通过使用System ILA IP,可以让用户更容易的监听和调试总线接口和设计模块的信号。实现调试功能的第一步是给接口或者线加上debug标记。只需要简单的点击鼠标右键,在弹出的菜单里选择Debug。AXI接口或者IP集成器上可以看到的其他接口都可以被打上Debug的标记。

下一步设计辅助器可以自动地将接口和线连接到System ILA IP,设计辅助器也会为System ILA配置一些主要的功能。如果需要的话,用户可以进一步配置。需要debug的线被打上标记并连接到System ILA IP后,下一步需要检验设计。这是为了确保所有的线和接口正确的接到了System ILA。

校验设计后,不再需要额外的步骤,与后续的流程是无缝衔接的。点击实现设计和生成bitstream,用户可以完成所有的流程,然后快速的调试。在硬件管理器中,由于经过综合和实现接口被保护了,所以它们是以组的形式在波形窗口显示的。这样就不需要对AXI的行为做很复杂的解释,否则就需要对每个接口做信号级的分析。用户可以看到多个AXI接口的传输,由事件触发,与系统同步采集数据。而且,它们可以使能协议校验,或者其他的有助于准确调试的特定选项。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • AXI
    AXI
    +关注

    关注

    1

    文章

    127

    浏览量

    16625
  • IP集成器
    +关注

    关注

    0

    文章

    4

    浏览量

    5802

原文标题:使用IP集成器调试AXI接口

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何使用AXI VIPAXI4(Full)主接口中执行验证和查找错误

    AXI 基础第 2 讲 一文,曾提到赛灵思 Verification IP (AXI VIP) 可用作为
    发表于 07-08 09:31 2894次阅读

    使用AXI-Full接口IP进行DDR的读写测试

    首先对本次工程进行简要说明:本次工程使用AXI-Full接口IP进行DDR的读写测试。我们的DDR读写IP
    的头像 发表于 07-18 09:53 5224次阅读
    使用<b class='flag-5'>AXI</b>-Full<b class='flag-5'>接口</b>的<b class='flag-5'>IP</b>进行DDR的读写测试

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于AXI4和AXI4-Stream互连以及其他AX
    的头像 发表于 11-23 16:03 2560次阅读
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    AXI4S接口视频协议视频IP的应用总结

    介绍本文总结了AXI4S接口视频协议,该协议视频IP的应用,对于做过BT.1120总线的,这部分学习起来一点问题没有,只不过信号名称稍微
    发表于 11-14 15:15

    Northwest Logic支持Xilinx IP集成器工具流

    Northwest Logic  的  DMA  内核现已支持  Vivado  设计套件的  IP  集成器工具流。 IP  集成器流可
    发表于 02-09 08:12 394次阅读
    Northwest Logic支持Xilinx <b class='flag-5'>IP</b><b class='flag-5'>集成器</b>工具流

    AXI接口简介_AXI IP核的创建流程及读写逻辑分析

    本文包含两部分内容:1)AXI接口简介;2)AXI IP核的创建流程及读写逻辑分析。 1AXI简介(本部分内容参考官网资料翻译) 自定义
    的头像 发表于 06-29 09:33 1.6w次阅读
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>简介_<b class='flag-5'>AXI</b> <b class='flag-5'>IP</b>核的创建流程及读写逻辑分析

    如何使用Xilinx AXI进行验证和调试

    了解如何使用Xilinx AXI验证IP有效验证和调试AXI接口。 该视频回顾了使用的好处,以及如何使用示例设计进行模拟。
    的头像 发表于 11-20 06:38 4105次阅读

    如何使用Vivado Design Suite IP Integrator的调试AXI接口

    了解如何使用Vivado Design Suite IP Integrator有效地调试AXI接口。 本视频介绍了如何使用该工具的好处,所需的调试
    的头像 发表于 11-29 06:00 4015次阅读

    自定义sobel滤波IP核,IP接口遵守AXI Stream协议

    自定义sobel滤波IPIP接口遵守AXI Stream协议
    的头像 发表于 08-06 06:04 3913次阅读

    FPGA程序设计:如何封装AXI_SLAVE接口IP

    FPGA程序设计的很多情形都会使用到AXI接口总线,以PCIe的XDMA应用为例,XDMA两个AXI
    的头像 发表于 10-30 12:32 4387次阅读
    FPGA程序设计:如何封装<b class='flag-5'>AXI</b>_SLAVE<b class='flag-5'>接口</b><b class='flag-5'>IP</b>

    ZYNQDMA与AXI4总线

    接口的构架 ZYNQ,支持AXI-Lite,AXI4和AXI-Stream三种总线,但PS
    的头像 发表于 11-02 11:27 4332次阅读
    ZYNQ<b class='flag-5'>中</b>DMA与<b class='flag-5'>AXI</b>4总线

    全面介绍ZYNQ-AXI互联IP

    ,它使用通用的AXI4接口系统中移动或转换数据,而不解释数据。 这些基础的IP各自有自己的常用的功能,下面列举出一部分AXI
    的头像 发表于 05-11 14:52 6457次阅读
    全面介绍ZYNQ-<b class='flag-5'>AXI</b>互联<b class='flag-5'>IP</b>

    AXI_GP接口AXI_HP接口的相关内容

    学习关于ZYNQ IP的GP接口和HP接口的异同,介绍关于AXI_GP接口
    的头像 发表于 07-03 14:17 3044次阅读

    自定义AXI-Lite接口IP及源码分析

    Vivado 自定义 AXI4-Lite 接口IP,实现一个简单的 LED 控制功能,并将其挂载到
    发表于 06-25 16:31 3330次阅读
    自定义<b class='flag-5'>AXI</b>-Lite<b class='flag-5'>接口</b>的<b class='flag-5'>IP</b>及源码分析

    LogiCORE JTAG至AXI Master IP核简介

    LogiCORE JTAG至AXI Master IP核是一个可定制的核,可生成AXIAXI总线可用于处理和驱动系统FPGA内部的AXI信号。AX
    的头像 发表于 10-16 10:12 1107次阅读
    LogiCORE JTAG至<b class='flag-5'>AXI</b> Master <b class='flag-5'>IP</b>核简介