0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Platform 中的多项工具已通过TSMC最新版5nm FinFET 和 7nm FinFET Plus 工艺的认证

电子工程师 来源:网络整理 作者:工程师d 2018-05-17 15:19 次阅读

Mentor, a Siemens business 宣布,该公司 Calibre® nmPlatform 和 Analog FastSPICE (AFS™) Platform 中的多项工具已通过TSMC最新版5nm FinFET 和 7nm FinFET Plus 工艺的认证。Mentor 同时宣布,已更新了 Calibre nmPlatform 工具,可支持TSMC的晶圆堆叠封装 (WoW)技术。Mentor 的工具和 TSMC 的新工艺将协助双方共同客户更快地为高增长市场提供芯片创新。

TSMC 设计基础架构营销部资深总监 Suk Lee 表示:“Mentor 通过提供更多功能和解决方案来支持我们最先进的工艺,持续为TSMC 生态系统带来了更高的价值。通过为我们的新工艺提供不断创新的先进电子设计自动化 (EDA) 技术,Mentor 再次证明了对 TSMC 以及我们的共同客户的承诺。”

Mentor 增强工具功能,以支持 TSMC 5nm FinFET 和 7nm FinFET Plus 工艺

Mentor 与 TSMC 密切合作,针对 TSMC 的 5nm FinFET 和 7nm FinFET Plus 工艺,对 Mentor 的 Calibre nmPlatform 中的各种工具进行认证,其中包括 Calibre nmDRC™、Calibre nmLVS™、Calibre PERC™、Calibre YieldEnhancer 和 Calibre xACT™。这些 Calibre 解决方案现已新增测量与检查功能,包括但不限于支持与 TSMC 共同定义的极紫外 (EUV) 光刻技术要求。Mentor 的 Calibre nmPlatform 团队还与 TSMC 合作,通过增强多 CPU 运行的可扩展性,来改善物理验证运行时的性能,进而提高生产率。Mentor 的 AFS 平台,包括 AFS Mega 电路仿真器,现在也获得TSMC 的 5nm FinFET 和 7nm FinFET Plus 工艺的认证。

Mentor 增强工具功能,以支持 TSMC 的 WoW 晶圆堆叠技术

Mentor 在其 Calibre nmPlatform 工具中新增了几项增强功能,以支持 WoW 封装技术。增强功能包括适用于带背面硅通孔 (BTSV) 的裸片的 DRC 和 LVS Signoff、芯片到芯片的接口对齐与连通性检查以及芯片到封装堆叠的接口对齐与连通性检查。其他增强功能还包括背面布线层、硅通孔 (TSV) 中介层以及接口耦合的寄生参数提取。

Calibre Pattern Matching,可支持 TSMC 7nm SRAM 阵列检查实用工具

Mentor 与 TSMC 密切合作,将 Calibre Pattern Matching 与 TSMC 的 7nm SRAM 阵列检查实用工具进行整合。该流程有助于客户确保其构建的 SRAM 实现可满足工艺需要。借助这种自动化,客户即能成功流片。SRAM 阵列检查实用工具可供 TSMC 7nm工艺的客户使用。

Mentor, a Siemens business 副总裁兼Design to Silicon 部门总经理 Joe Sawicki 表示:“TSMC 持续不断地开发创新晶圆工艺,使我们的共同客户能够向市场推出许多世界上最先进的 IC,我们不仅为 Mentor 的平台能率先获得 TSMC 最新工艺的认证感到自豪,也为我们能与 TSMC 紧密合作,携手开发新技术以协助客户加速硅片生产的目标感到自豪。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    452

    文章

    50142

    浏览量

    420462
  • sram
    +关注

    关注

    6

    文章

    761

    浏览量

    114584
收藏 人收藏

    评论

    相关推荐

    所谓的7nm芯片上没有一个图形是7nm

    最近网上因为光刻机的事情,网上又是一阵热闹。好多人又开始讨论起28nm/7nm的事情了有意无意之间,我也看了不少网上关于国产自主7nm工艺的文章。不过这些文章里更多是抒情和遐想,却很少
    的头像 发表于 10-08 17:12 163次阅读
    所谓的<b class='flag-5'>7nm</b>芯片上没有一个图形是<b class='flag-5'>7nm</b>的

    台积电产能分化:6/7nm降价应对低利用率,3/5nm涨价因供不应求

    摩根士丹利的报告,以及最新的市场观察,台积电在6/7nm与3/5nm两大制程节点上的产能利用情况及价格策略呈现出截然不同的态势。
    的头像 发表于 07-11 09:59 509次阅读

    消息称台积电3nm/5nm将涨价,终端产品或受影响

    据业内手机晶片领域的资深人士透露,台积电计划在明年1月1日起对旗下的先进工艺制程进行价格调整,特别是针对3nm5nm工艺制程,而其他工艺
    的头像 发表于 07-04 09:22 595次阅读

    存内计算——助力实现28nm等效7nm功效

    可重构芯片尝试在芯片内布设可编程的计算资源,根据计算任务的数据流特点,动态构造出最适合的计算架构,国内团队设计并在12nm工艺下制造的CGRA芯片,已经在标准测试集上实现了和7nm的GPU基本相
    的头像 发表于 05-17 15:03 1641次阅读
    存内计算——助力实现28<b class='flag-5'>nm</b>等效<b class='flag-5'>7nm</b>功效

    台积电扩增3nm产能,部分5nm产能转向该节点

    目前,苹果、高通、联发科等世界知名厂商已与台积电能达成紧密合作,预示台积电将继续增加 5nm产能至该节点以满足客户需求,这标志着其在3nm制程领域已经超越竞争对手三星及英特尔。
    的头像 发表于 03-19 14:09 552次阅读

    2024年全球与中国7nm智能座舱芯片行业总体规模、主要企业国内外市场占有率及排名

    、产量、销量、需求量、销售收入等数据,2019-2030年) 第4章:全球7nm智能座舱芯片主要地区分析,包括销量、销售收入等 第5章:全球7nm智能座舱芯片主要厂商基本情况介绍,包括公司简介、
    发表于 03-16 14:52

    Ethernovia推出全球首款采用7nm工艺的汽车PHY收发器系列样品

    硅谷初创企业 Ethernovia宣布推出全球首款采用 7nm 工艺的单端口和四端口 10G 至 1G 汽车 PHY 收发器系列样品,将在汽车领域带来巨大变革,满足软件定义车辆 (SDV) 不断增长的带宽需求
    的头像 发表于 03-15 09:07 941次阅读
    Ethernovia推出全球首款采用<b class='flag-5'>7nm</b><b class='flag-5'>工艺</b>的汽车PHY收发器系列样品

    美满电子推出5nm、3nm、2nm技术支持的数据基础设施新品

    该公司的首席开发官Sandeep Bharathi透露,其实施2nm相关的投资计划启动。虽无法公布准确的工艺和技术细节,但明确表示,2至5nm
    的头像 发表于 01-24 10:24 551次阅读

    晶体管是怎么做得越来越小的?

    上次我的文章解释了所谓的7nm不是真的7nm,是在实际线宽无法大幅缩小的前提下,通过改变晶体管结构的方式缩小晶体管实际尺寸来达到等效线宽的效果那么新的问题来了:从平面晶体管结构(Planar)到立体
    的头像 发表于 12-19 16:29 589次阅读
    晶体管是怎么做得越来越小的?

    一文详解芯片的7nm工艺

    芯片的7nm工艺我们经常能听到,但是7nm是否真的意味着芯片的尺寸只有7nm呢?让我们一起来看看吧!
    的头像 发表于 12-07 11:45 5034次阅读
    一文详解芯片的<b class='flag-5'>7nm</b><b class='flag-5'>工艺</b>

    FinFET工艺之self-heating概念介绍

    当做到FinFET工艺时才了解到这个名词,在平面工艺时都没有接触SHE(self-heating effect)这个概念。为什么到FinFET下开始需要注意SHE的影响了呢?下面参考一
    的头像 发表于 12-07 09:25 1987次阅读
    <b class='flag-5'>FinFET</b><b class='flag-5'>工艺</b>之self-heating概念介绍

    22nm技术节点的FinFET制造工艺流程

    引入不同的气态化学物质进行的,这些化学物质通过与基材反应来改变表面。IC最小特征的形成被称为前端制造工艺(FEOL),本文将集中简要介绍这部分,将按照如下图所示的 22 nm 技术节点制造 F
    的头像 发表于 12-06 18:17 4473次阅读
    22<b class='flag-5'>nm</b>技术节点的<b class='flag-5'>FinFET</b>制造<b class='flag-5'>工艺</b>流程

    产能利用率低迷,传台积电7nm将降价10%!

    早在今年10月的法说会上,台积电总裁魏哲家就曾被外资当面询问7nm产能利用率不断下滑的问题,台积电7nm在总营收当中的占比持续滑落,从第二季度的23%降至了第三季度17%,相比去年同期的26%更是下跌了近10个百分点。
    的头像 发表于 12-04 17:16 807次阅读

    台积电7nm制程降幅约为5%至10%

    据供应链消息透露,台积电计划真正降低其7nm制程的价格,降幅约为5%至10%。这一举措的主要目的是缓解7nm制程产能利用率下滑的压力。
    的头像 发表于 12-01 16:46 833次阅读

    22nm平面工艺流程介绍

    今天分享另一篇网上流传很广的22nm 平面 process flow. 有兴趣的可以与上一篇22nm gate last FinFET process flow 进行对比学习。 言归正传,接下来介绍平面
    的头像 发表于 11-28 10:45 1.2w次阅读
    22<b class='flag-5'>nm</b>平面<b class='flag-5'>工艺</b>流程介绍